[实用新型]一种高密度、高鲁棒性的亚阈值存储电路

摘要

一种高密度、高鲁棒性的亚阈值存储电路，包括四个PMOS管P0~P3，六个NMOS管N0~N5，其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器，第一、二反相器与NMOS管N4管组成交叉耦合的反相器链，第一反相器的输入连接第二反相器的输出，第二反相器的输入连接NMOS管N4的漏端，N4的源端连接第一反相器的输出，第一反相器的输出连接第三反相器的输入，第三个反相器的输出连接NMOS管N5的源端，N5的漏端连接读位线RBL，第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端，而传输门的输入端接写位线WBL，PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。

主权项

1.一种高密度、高鲁棒性的亚阈值存储电路，其特征是，包括四个PMOS管P0~P3，六个NMOS管N0~N5，其中PMOS管P0与NMOS管N0, PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别构成第一、第二、第三反相器，第一反相器与第二反相器与NMOS管N4组成交叉耦合的反相器链，电路的连接关系如下：第一反相器中，PMOS管P0的衬底与栅端连接在一起并与NMOS管N0的栅端连接后作为第一反相器的输入端，PMOS管P0的漏端与NMOS管N0的漏端连接后作为第一反相器的输出端，PMOS管P0的源端连接电源VDD，NMOS管N0的衬底与源端连接在一起并接地VSS； 第二反相器中，PMOS管P1的衬底与栅端连接在一起并与NMOS管N1的栅端连接后作为第二反相器的输入端，PMOS管P1的漏端与NMOS管N1的漏端连接后作为第二反相器的输出端与第一反相器的输入端连接，PMOS管P1的源端连接电源VDD，NMOS管N1的衬底与源端连接在一起并接地VSS； 第三反相器中，PMOS管P2的衬底与栅端连接在一起并与NMOS管N2的栅端连接后作为第三反相器的输入端与第一个反相器的输出端连接，PMOS管P2的漏端与NMOS管N2的漏端连接作后为第三反相器的输出端，PMOS管P2的源端连接电源VDD，NMOS管N2的衬底与源端连接在一起并接地VSS；第一反相器的输出端连接NMOS管N4的源端，第二反相器的输入端连接NMOS管N4的漏端，NMOS管N4的衬底与栅端连接在一起在一起并连接写字线的非，PMOS管P3与NMOS管N3构成传输门，PMOS管P3的漏端与NMOS管N3的漏端连接后作为传输门的输入端与写位线WBL连接，PMOS管P3的衬底与栅端连接在一起并连接写字线的非，NMOS管N3的衬底与栅端连接在一起并连接写字线WWL，PMOS管P3的源端与NMOS管N3的源端连接后作为传输门的输出端与第二反相器的输入端连接，第三反相器的输出端连接NMOS管N5的源端，NMOS管N5的衬底与栅端连接在一起与读字线RWL连接，NMOS管N5的漏端连接读位线RBL。