[实用新型]一种基于线性规划的LDPC译码器有效
| 申请号： | 201220328332.9 | 申请日： | 2012-07-06 |
| 公开（公告）号： | CN203039671U | 公开（公告）日： | 2013-07-03 |
| 发明（设计）人： | 姜小波;吴文涛;黎红源 | 申请（专利权）人： | 华南理工大学 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 广州市华学知识产权代理有限公司 44245 | 代理人： | 蔡茂略 |
| 地址： | 510640 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于线性规划的LDPC译码器，包括输入单元、线性规划器、校验判断器、输出单元以及控制器，输入单元用于对输入数据进行缓冲与同步；线性规划器主要完成线性规划数学模型的建立及求解；校验判断器用于校验约束条件是否满足的判断，并根据判断结果决定数据流的走向；输出单元用于对输出数据进行缓冲与同步；控制器是译码器的信息交互的枢纽，用于控制输入单元、线性规划器、校验判断器、输出单元的工作；本实用新型在传统LDPC线性规划译码方法的基础上，通过引入自适应和改进线性规划的数学方法，提高解码器的译码效率。 | ||
| 搜索关键词： | 一种 基于 线性规划 ldpc 译码器 | ||
【主权项】：
一种基于线性规划的LDPC译码器，其特征在于，包括用于对输入数据进行缓冲与同步的输入单元、用于线性规划模型的建立及求解的线性规划器、用于判断是否满足校验约束条件的校验判断器、用于输出数据进行缓冲与同步的输出单元以及用于控制输入单元、线性规划器、校验判断器、输出单元工作的控制器；输入单元，包括缓存寄存器堆；线性规划器，包括比较器、加法器、多路选通器；校验判断器，包括比较器和加法器；输出单元，包括缓存寄存器堆；控制器，包括多路选通器、比较器、计数器；所述输入单元、线性规划器、校验判断器、输出单元顺次连接，控制器分别与输入单元、线性规划器、校验判断器、输出单元连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华南理工大学，未经华南理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220328332.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
