[实用新型]高精度时钟类芯片输出脉冲时间间隔检测装置

摘要

本实用新型涉及一种高精度时钟类芯片输出脉冲时间间隔检测装置，包括信号预处理模块、计数模块及显示模块，信号预处理模块具有一电平转换单元，信号预处理模块还包括将多路输入信号整合为单路输出信号的信号整合单元；所述计数模块包括主控单元、时钟单元和计数单元，主控单元分别与时钟单元、计数单元和电平转换单元相连，时钟单元与计数单元相连，计数单元包括串联连接的第一计数子单元和第二计数子单元。本实用新型一方面能迅速的检测出时钟类芯片的输出脉冲时间间隔，为芯片设计人员在设计初期提供精确数据参考，以便校正由于生产工艺带来的偏差，另一方面，采用了两个串联的计数子单元，在不降低检测精度的前提下节约了企业的设备采购成本。

主权项

一种高精度时钟类芯片输出脉冲时间间隔检测装置，包括用于电平转换的信号预处理模块、用于计算时钟芯片脉冲时间间隔的计数模块及用于显示检测数据的显示模块，信号预处理模块、计数模块和显示模块顺次连接，所述信号预处理模块具有一电平转换单元，其特征在于，所述信号预处理模块还包括将多路输入信号整合为单路输出信号的信号整合单元，信号整合单元至少具有两路输入信号和至少一路输出信号，两路输入信号分别为待测时钟芯片输出的两路异步时钟脉冲，一路输出信号为电平转换单元的输入信号；所述计数模块包括主控单元、时钟单元和计数单元，主控单元分别与时钟单元、计数单元和电平转换单元相连，时钟单元与计数单元相连，计数单元包括第一计数子单元和第二计数子单元，第一计数子单元与第二计数子单元均具有控制输入端、触发输入端和溢出输出端，第一计数子单元的控制输入端与主控单元相连，第一计数子单元和第二计数子单元的触发输入端分别与电平转换单元相连，第一计数子单元的溢出输出端与第二计数子单元的控制输入端相连。