[发明专利]用于制造半导体器件的方法无效
| 申请号： | 201280054324.2 | 申请日： | 2012-11-01 |
| 公开（公告）号： | CN103918062A | 公开（公告）日： | 2014-07-09 |
| 发明（设计）人： | 堀井拓 | 申请（专利权）人： | 住友电气工业株式会社 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/20;H01L21/265;H01L21/3205;H01L21/336;H01L21/768;H01L23/532;H01L29/12;H01L29/78 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 李兰;孙志湧 |
| 地址： | 日本大阪*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于制造半导体器件的本方法包括：制备衬底(10)的步骤；形成栅极绝缘膜(20)的步骤；形成栅电极(30)的步骤；形成包围栅电极(30)的层间绝缘膜(40)的步骤；形成穿过层间绝缘膜(40)并且暴露衬底(10)的主表面(10A)的接触孔的步骤；形成第一金属膜(51)的步骤，第一金属膜(51)与接触孔的侧壁表面接触，包含Ti和/或Si并且不包含Al；形成与第一金属膜(51)接触并且包含Ti、Al以及Si的第二金属膜(52)的步骤；以及通过加热第一和第二金属膜(51，52)形成包含Ti、Al以及Si的源电极的步骤。 | ||
| 搜索关键词： | 用于 制造 半导体器件 方法 | ||
【主权项】：
一种用于制造半导体器件的方法，包括以下步骤：制备由碳化硅制成的衬底(10)；在所述衬底(10)的表面(10A)上形成栅极绝缘膜(20)；在所述栅极绝缘膜(20)上形成栅电极(30)；在所述栅极绝缘膜(20)上形成层间绝缘膜(40)以便包围所述栅电极(30)；形成接触孔(80)，所述接触孔(80)延伸通过所述层间绝缘膜(40)以暴露所述衬底(10)的所述表面(10A)并且与所述栅电极(30)分离；在所述接触孔(80)的侧壁表面(80A)上并且与所述接触孔(80)的所述侧壁表面(80A)接触地形成第一金属膜(51)，所述第一金属膜(51)包含Ti和Si中的至少一种并且不包含Al；在所述第一金属膜(51)上并且与所述第一金属膜(51)接触地形成包含Ti、Al以及Si的第二金属膜(52)；并且通过加热所述第一和第二金属膜(51，52)形成包含Ti、Al以及Si的源电极(50)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社，未经住友电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280054324.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
