[发明专利]组合掩模有效
申请号: | 201280076740.2 | 申请日: | 2012-10-26 |
公开(公告)号: | CN104756230B | 公开(公告)日: | 2018-11-02 |
发明(设计)人: | C·P·陶西格;H-J·金;O·权 | 申请(专利权)人: | 应用材料公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;G03F1/70 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 黄嵩泉 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种使用组合蚀刻掩模的组合掩模的方法,所述组合蚀刻掩模包括材料层堆叠的顶层和在所述顶层上的次级掩模,以蚀刻所述堆叠的其他材料层。所述方法包括图案化在材料层堆叠的顶上的第一层,和在图案化第一层的顶上提供次级掩模。所述方法进一步包括使用组合掩模蚀刻来蚀刻包括在第一层之下的第二层的堆叠的其他材料层,和随后使用次级掩模作为蚀刻掩模来蚀刻第一层以及除第二层外的堆叠的其他材料层。 | ||
搜索关键词: | 组合 | ||
【主权项】:
1.一种组合掩模的方法,所述方法包含按以下顺序的步骤:图案化材料层堆叠的第一层,所述第一层位于所述堆叠的顶部且具有相对于位于所述第一层之下的所述堆叠的第二层的互斥的选择性蚀刻阻力;在所述图案化第一层的顶上提供次级掩模;使用所述图案化第一层和所述次级掩模的组合作为组合蚀刻掩模来蚀刻包括所述第二层的所述堆叠的其他材料层;和使用所述次级掩模作为蚀刻掩模来蚀刻所述图案化第一层以及除所述第二层外的所述堆叠的所述其他材料层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于应用材料公司,未经应用材料公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201280076740.2/,转载请声明来源钻瓜专利网。
- 上一篇:具有可定制的流动注入的外延腔室
- 下一篇:非易失性存储器阵列逻辑
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造