[发明专利]条形结构的形成方法有效
申请号: | 201310011752.3 | 申请日: | 2013-01-11 |
公开(公告)号: | CN103928292A | 公开(公告)日: | 2014-07-16 |
发明(设计)人: | 洪中山 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/027 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种条形结构的形成方法,在所述待刻蚀材料层表面形成第一掩膜图形;以所述第一掩膜图形为掩膜,对所述待刻蚀材料层进行刻蚀,形成第一条形图形,所述第一条形图形包括若干条互相平行且均匀排列的第一条形结构;在所述第一条形结构表面形成第二掩膜图形,所述第二掩膜图形对应于第一掩膜图形的中间区域;以所述第二掩膜图形为掩膜,对所述暴露出的第一条形结构进行刻蚀,形成第二条形图形。由于先形成若干条互相平行且均匀排列的第一条形结构,使得形成的第一条形结构的刻蚀均匀性较佳,后续利用第二掩膜图形刻蚀形成第二条形结构,由于第二条形结构的位置位于第一条形结构的中间区域,第二条形结构的宽度、深度、侧壁形貌等的均匀性较佳。 | ||
搜索关键词: | 条形 结构 形成 方法 | ||
【主权项】:
一种条形结构的形成方法,其特征在于,包括:提供待刻蚀材料层,在所述待刻蚀材料层表面形成第一掩膜图形,所述第一掩膜图形包括若干条互相平行且均匀排列的条形掩膜结构,所述第一掩膜图形的总宽度大于后续形成的第二掩膜图形的总宽度,所述第一掩膜图形的总长度大于后续形成的第二掩膜图形的总长度;以所述第一掩膜图形为掩膜,对所述待刻蚀材料层进行第一刻蚀,形成第一条形图形,所述第一条形图形包括若干条互相平行且均匀排列的第一条形结构;去除所述第一掩膜图形,在所述第一条形图形上形成第二掩膜图形,所述第二掩膜图形定义出后续形成的第二条形结构的区域,且所述第二掩膜图形对应于第一条形图形的中间区域;以所述第二掩膜图形为掩膜,对所述暴露出的第一条形结构进行第二刻蚀,形成第二条形图形,其中,被第二掩膜图形覆盖的第一条形结构形成第二条形结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310011752.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造