[发明专利]三维叠层半导体装置及其制造方法

摘要

本发明公开了一种三维叠层半导体装置及其制造方法。此制造方法包括以下步骤提供N层叠层结构；各个叠层结构包括一导电层及一绝缘层；提供一第一光刻胶层；以第一光刻胶层为掩模，刻蚀P‑1次此些叠层结构；提供一第二光刻胶层；以第二光刻胶层为掩模，刻蚀Q‑1次此些叠层结构；第一光刻胶层是朝一第一方向削减宽度；第二光刻胶层是朝一第二方向削减宽度，第一方向不同于第二方向，多个接点沿着第一方向及第二方向阵列式排列，第一方向及第二方向的夹角为锐角。

主权项

一种三维叠层半导体装置的制造方法，包括：提供N层叠层结构，各该叠层结构包括一导电层及一绝缘层，这些导电层及这些绝缘层交错叠层，N≦P×Q，N、P、Q为正整数；提供一第一光刻胶层，该第一光刻胶层覆盖这些叠层结构的部分表面；以该第一光刻胶层为掩模，刻蚀(etch)P‑1次这些叠层结构，在此步骤的每次刻蚀中，这些叠层结构被刻蚀一层的厚度，且在第1次～第P‑2次刻蚀这些叠层结构后，皆削减(trim)该第一光刻胶层的宽度一次；移除该第一光刻胶层；提供一第二光刻胶层，该第二光刻胶层覆盖这些叠层结构的部分表面；以该第二光刻胶层为掩模，刻蚀Q‑1次这些叠层结构，在此步骤的每次刻蚀中，这些叠层结构被刻蚀P层的厚度，且在第1次～第Q‑2次刻蚀这些叠层结构后，皆削减该第二光刻胶层的宽度一次；移除该第二光刻胶层；以及设置N条导线，各该导线电性连接于各该导电层的一接点；其中该第一光刻胶层是朝一第一方向削减宽度，该第二光刻胶层是朝一第二方向削减宽度，该第一方向不同于该第二方向，多个接点沿着该第一方向及该第二方向阵列式排列，该第一方向及该第二方向的夹角为锐角；该三维叠层半导体装置具有多个接点，削减该第一光刻胶层及该第二光刻胶层的步骤中，相邻的二接点的一间距满足下式：p≧2(N‑1)*dx，其中p为该间距，dx为削减光刻胶层的一误差量。