[发明专利]非易失性半导体存储装置

摘要

非易失性半导体存储装置。本发明的目的是提供一种能够提高写入特性的P沟道型非易失性半导体存储装置。本发明的P沟道型非易失性半导体存储装置是在控制栅连接电阻元件而形成的。利用与控制栅连接的电阻元件的延迟效应使控制栅电位上升，以抵消通过写入而注入的热电子引起的浮栅下降。由此，能够防止在写入时与DAHE的产生量下降有关的夹断点‑漏间的电场变弱，能够提高写入特性。

主权项

一种非易失性半导体存储装置，其中，该非易失性半导体存储装置具有：半导体衬底；元件分离区，其形成于所述半导体衬底的表面；N型的阱区，其沿着所述半导体衬底的一个主面形成；P型的源区以及漏区，其形成于所述阱区内；栅氧化膜，其形成于所述P型的源区以及漏区之间的所述半导体衬底的表面；浮栅，其设置在所述栅氧化膜上；绝缘膜，其形成于所述浮栅的表面；控制栅，其隔着所述绝缘膜与所述浮栅电容耦合；以及电阻元件，其与所述控制栅连接，在所述控制栅上仅连接有所述电阻元件的一端，利用与所述控制栅连接的所述电阻元件，在写入时，使所述浮栅的电位与所述非易失性半导体存储装置的初始的阈值电位之间产生固定的电位差。