[发明专利]一种基于外延技术的三维集成功率半导体及其制作方法有效
| 申请号： | 201310020817.0 | 申请日： | 2013-01-21 |
| 公开（公告）号： | CN103022006A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 傅兴华;马奎;杨发顺;林洁馨 | 申请（专利权）人： | 贵州大学 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L27/06;H01L21/768;H01L21/8232 |
| 代理公司： | 贵阳中新专利商标事务所 52100 | 代理人： | 吴无惧 |
| 地址： | 550025 贵州*** | 国省代码： | 贵州;52 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于外延技术的三维集成功率半导体及其制作方法，集成的大功率器件是VDMOS，在常规硅基厚外延高压BCD工艺前，加入了制作基底材料的步骤，该步骤以杂质浓度大于19次方数量级的重掺杂N型硅片作为衬底材料，包括三次外延层生长，采用该方法制作的集成功率半导体满足横向介质隔离、纵向结隔离，高集成度，低隔离岛之间漏电流。 | ||
| 搜索关键词： | 一种 基于 外延 技术 三维 集成 功率 半导体 及其 制作方法 | ||
【主权项】：
一种基于外延技术的三维集成功率半导体，其特征在于：所述集成功率半导体从下至上依次包括重掺杂N型硅片、第一层轻掺杂N型外延层、第二层轻掺杂N型外延层和第三层轻掺杂N型外延层，第二层轻掺杂N型外延层和第三层轻掺杂N型外延层之间包含P_bulk层，P_bulk层上方的第三层轻掺杂N型外延层中包含PBL、P_sink区和N_sink区，第二、三层轻掺杂N型外延层中有填充槽，槽内为填充介质。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于贵州大学，未经贵州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310020817.0/，转载请声明来源钻瓜专利网。
- 上一篇：按摩球驱动机构
- 下一篇：混合共平面SOI衬底结构及其制备方法
