[发明专利]基于FPGA的时钟数据恢复处理方法

摘要

本发明提出了一种基于FPGA的时钟数据恢复处理方法，该方法需要采用集成有CDR模拟电路的FPGA芯片实现，其先利用CDR模拟电路对输入数据进行N倍频的时钟数据恢复，得到实时的每个周期的倍频恢复数据之后，再将倍频恢复数据当作对输入数据的过采样数据进行快速的时钟数据恢复处理，因此既解决了现有技术中采用数字化过采样而频率受限的问题，又解决了现有技术中CDR模拟电路需要较长时间的恢复相位锁定才能保证准确性的问题，从而同时满足了高速时钟和快速恢复的要求，使得采用本发明方法设计的FPGA芯片也能够有效实现突发式时钟数据恢复，能够用以解决突发数据通信系统长期以来对高成本的专用BCDR芯片的依赖问题。

主权项

基于FPGA的时钟数据恢复处理方法，其特征在于，采用集成有CDR模拟电路的FPGA芯片实现，具体包括如下步骤：1）利用FPGA芯片中的CDR模拟电路对输入数据进行N倍频的时钟数据恢复，得到实时的每个周期的倍频恢复数据；其中，N为正整数，且3≤N≤10；2）判断当前周期的倍频恢复数据中是否存在跳变数据位；若存在，则检测出当前周期的倍频恢复数据中最后一个跳变数据位；若不存在，则将当前周期倍频恢复数据中最后一个跳变数据位的位置确定为与前一周期倍频恢复数据中最后一个跳变数据位的位置相一致；3）根据当前周期的倍频恢复数据中最后一个跳变数据位确定当前周期倍频恢复数据中的各个数据取数位置；4）检测当前周期倍频恢复数据中第一个数据取数位置与此前一周期倍频恢复数据中最后一个数据取数位置之间的距离位数n，并根据所述距离位数n的值对当前周期倍频恢复数据中数据取数位置的数量进行调整处理；5）将当前周期倍频恢复数据中经过调整处理后的各个数据取数位置的数据依次取出，作为当前周期的数据恢复结果加以输出；6）循环执行步骤2~5，完成各个周期的时钟数据恢复处理。