[发明专利]优化错误纠错机制的方法及装置

摘要

本发明公开一种优化错误纠错机制的方法及装置，其方法包括：由错误纠错机制的编码模块通过一移位寄存器对原始数据进行编码，获取所述原始数据的奇偶校验位；由所述错误纠错机制的校正子计算模块通过所述移位寄存器对所述原始数据和所述奇偶校验位进行计算，获取所述错误纠错机制所需的校正子。本发明通过让错误纠错机制中的编码模块和校正子计算模块根据不同的控制信号共用同一移位寄存器的方式，优化了错误纠错机制的工作模式，既保证了错误纠错机制的纠错性能，又能减少错误纠错机制的逻辑门数，从而减少闪存芯片的面积和设计成本，提高了闪存芯片的市场竞争力。

主权项

一种优化错误纠错机制的方法，其特征在于，包括：由错误纠错机制中的编码模块通过一移位寄存器对原始数据进行编码，获取所述原始数据的奇偶校验位；由所述错误纠错机制中的校正子计算模块通过所述移位寄存器对所述原始数据和所述奇偶校验位进行计算，获取所述错误纠错机制所需的校正子。