[发明专利]用于图像传感器基于sigma-delta ADC的读出电路及工作时序有效

专利信息
申请号: 201310062075.8 申请日: 2013-02-28
公开(公告)号: CN103139500A 公开(公告)日: 2013-06-05
发明(设计)人: 姚素英;聂凯明;徐江涛;高静;史再峰;高志远 申请(专利权)人: 天津大学
主分类号: H04N5/378 分类号: H04N5/378;H04N5/3745
代理公司: 天津市北洋有限责任专利代理事务所 12201 代理人: 杜文茹
地址: 300072*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种用于图像传感器基于sigma-delta ADC的读出电路及工作时序,电路有串接的积分器阵列、比较器、加法器和第一寄存器,加法器的输出端通过N-bit锁存器阵列连接输入端,比较器的输出串接1-bit锁存器阵列、第二寄存器和1-bit数模转换器,1-bit数模转换器的输出连接积分器阵列的负输入端,积分器阵列的正输入端连接像素的输出信号,第一寄存器的输出端为该输出电路的输出端。工作时序:采样电容采集像素信号;比较器完成对差分电压与0电压的比较后的数字量与数字信号总线中的数字量通过加法器完成累加;比较器的输出存入第一组1-bit锁存器中,加法器的输出存入第一组N-bit锁存器中,直到第一组电容完成M-1次累加。本发明降低了对调制器速度的要求。
搜索关键词: 用于 图像传感器 基于 sigma delta adc 读出 电路 工作 时序
【主权项】:
一种用于图像传感器基于sigma‑delta ADC的读出电路,其特征在于,包括有依次连接的积分器阵列(1)、比较器(2)、加法器(3)和第一寄存器(4),其中,所述的加法器(3)的输出端通过N‑bit锁存器阵列(5)连接输入端,所述的比较器(2)的输出端还依次连接1‑bit锁存器阵列(6)、第二寄存器(7)和1‑bit数模转换器(8),所述的1‑bit数模转换器(8)的输出连接积分器阵列(1)的负向输入端,所述的积分器阵列(1)的正向输入端连接像素的输出信号,所述的第一寄存器(4)的输出端为该输出电路的输出端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310062075.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top