[发明专利]MIM双电容器结构及其制造方法在审
申请号: | 201310066636.1 | 申请日: | 2013-03-01 |
公开(公告)号: | CN104022015A | 公开(公告)日: | 2014-09-03 |
发明(设计)人: | 张海烽;张珏;陈思安;姜俊克 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L23/522 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 牛峥;王丽琴 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种MIM双电容器结构及其制造方法,在布线层及第一互连金属层之间的层间介质层中刻蚀形成底部暴露部分第一互连金属层的沟槽,并利用金属-绝缘层-金属-绝缘层的叠层结构填充该沟槽,且使布线层中的各金属线分别与该叠层结构中的各个金属层连接,由此形成了MIM双电容器结构,因此,该MIM双电容器结构相对于现有技术节省了所需占用的面积,提高了集成电路的小型化、集成化,并且在制造过程中相对于现有制造工艺减少了刻蚀及光刻的次数,降低了工艺的繁复度。 | ||
搜索关键词: | mim 电容器 结构 及其 制造 方法 | ||
【主权项】:
一种MIM双电容器结构的制造方法,其特征在于,包括:提供半导体基底,并于半导体基底上形成第一互连金属层;在互连金属层上表面形成层间介质层;刻蚀所述层间介质层,以形成沟槽,所述沟槽底部暴露部分所述第一互连金属层;在所述层间介质层表面、沟槽侧壁及所述暴露的第一互连金属层表面上依次沉积形成第一金属层、第一绝缘层、第二金属层、第二绝缘层和第三金属层,所述第一金属层、第一绝缘层、第二金属层、第二绝缘层和第三金属层形成为叠层结构,且所述叠层结构填充所述沟槽;执行化学机械研磨,以暴露所述层间介质层表面;在层间介质层表面及所述叠层结构表面形成第二互连金属层;在第二互连金属层表面形成图案化光刻胶,并以图案化光刻胶为掩膜刻蚀所述第二互连金属层,以形成包括分别与所述第一金属层、第二金属层和第三金属层连接的第一金属线、第二金属线和第三金属线的布线层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310066636.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造