[发明专利]沟槽形成方法及半导体装置的制造方法无效
| 申请号： | 201310070802.5 | 申请日： | 2013-03-06 |
| 公开（公告）号： | CN103681303A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 酒井隆行;片桐宪明 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 杨谦;胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种加工尺寸的面内均匀性高的沟槽的形成方法及半导体装置的制造方法。实施方式涉及的沟槽形成方法为，通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤、而在硅衬底上形成沟槽的沟槽形成方法。在设封闭等离子的区域与上述硅衬底的距离为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z0（μm）时，以满足上述数学式1～3的方式来实施上述沉积步骤及上述蚀刻步骤。 | ||
| 搜索关键词： | 沟槽 形成 方法 半导体 装置 制造 | ||
【主权项】：
一种沟槽形成方法，通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤，由此在硅衬底上形成沟槽，其中，在设封闭等离子的区域与上述硅衬底的距离为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z0（μm）时，以满足下述数学式的方式来实施上述沉积步骤及上述蚀刻步骤，2.785w2+0.01788y2‑0.4180wy‑12.25w+0.9081y+13.61≤z0‑0.01003x+0.03929y+0.3692≤z00.0006558x2+0.006377y2+0.5227w2‑0.01813xy+0.03686xw+0.00436yw‑0.1178x‑0.04847y‑3.692w+6.551≤z0。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310070802.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种隧道用防渗防火涂料
- 下一篇：一种环保型隧道防火涂料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
