[发明专利]一种DARM存储器省电方法

摘要

本发明提供了一种DRAM存储器省电方法，包括以下步骤：T0时刻DRAM接收激活指令；T1时刻关断多出的行地址接收器及对应解码电路；TA时刻接收读或写操作指令，进行读或写操作；TB时刻接收预充指令，执行预充指令；TB+1时刻再次打开所有行地址接收器及对应解码电路，为下一次有效操作做准备；利用行地址位数大于列地址位数的特性，在激活所有行地址后使得多出来的行地址接收器及对应解码电路工作在关断状态，从而达到节省电流，降低功耗的目的。

主权项

一种DARM存储器省电方法，其特征在于包括以下步骤：（1）T0时刻DRAM接收激活指令；（2）T1时刻关断多出的行地址接收器及对应解码电路；（3）TA时刻接收读或写操作指令，进行读或写操作；（4）TB时刻接收预充指令，执行预充指令；（5）TB+1时刻再次打开所有行地址接收器及对应解码电路，为下一次有效操作做准备；其中，M为行地址位数，N为列地址位数，且M>N；TA为读或写操作指令接收时刻，TB为预充指令接收时刻，TC为DRAM在T0时刻接收到的激活指令执行完毕的时刻，且B>A>C>1。