[发明专利]半导体测试结构及测试方法有效
| 申请号： | 201310113279.X | 申请日： | 2013-04-02 |
| 公开（公告）号： | CN104101823A | 公开（公告）日： | 2014-10-15 |
| 发明（设计）人： | 冯军宏 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | G01R31/26 | 分类号： | G01R31/26 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体测试结构及测试方法，所述半导体测试结构包括：待测试PMOS晶体管的源极、漏极与第一测试端和第二测试端相连接，所述待测试PMOS晶体管的栅极与第三测试端相连接；加热单元、调节电阻和控制NMOS晶体管的源极、漏极串联形成串联结构，所述串联结构的一端与第一测试端相连接，所述串联结构的另一端与第三测试端相连接，所述控制NMOS晶体管的栅极与第二测试端相连接。当第三测试端施加负的应力偏压时，利用所述加热单元进行加热，就能模拟真实芯片中高阻器件对附近的MOS晶体管的加热影响，使得测试结果更精确。 | ||
| 搜索关键词： | 半导体 测试 结构 方法 | ||
【主权项】：
一种半导体测试结构，其特征在于，包括：第一测试端、第二测试端、第三测试端、待测试PMOS晶体管、控制NMOS晶体管、加热单元和调节电阻；所述待测试PMOS晶体管的源极、漏极的其中一端与第一测试端相连接，另一端与第二测试端相连接，所述待测试PMOS晶体管的栅极与第三测试端相连接；所述加热单元围绕所述待测试PMOS晶体管设置，用于对待测试PMOS晶体管进行加热，所述调节电阻用于调节施加在所述加热单元两端的电压，所述控制NMOS晶体管用于控制加热单元是否进行加热，所述加热单元、调节电阻和控制NMOS晶体管的源极、漏极串联形成串联结构，所述串联结构的一端与第一测试端相连接，所述串联结构的另一端与第三测试端相连接，且所述控制NMOS晶体管位于串联结构靠近第三测试端的一端，所述控制NMOS晶体管的栅极与第二测试端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310113279.X/，转载请声明来源钻瓜专利网。
- 上一篇：在磁共振成像中的并行发送阵列的退耦
- 下一篇：一种变压器故障控制方法
