[发明专利]一种U形沟道的半导体器件及其制造方法

摘要

本发明属于半导体存储器技术领域，具体涉及一种U形沟道的半导体器件，包括至少一个半导体衬底、一个源区、一个漏区、一个浮栅、一个控制栅、一个U形沟道区以及一个用于连接所述浮栅与所述漏区的栅控p‑n结二极管。本发明所提出的U形沟道的半导体器件用浮栅存储信息，并通过所述栅控p‑n结二极管对浮栅进行充电或放电，具有单元面积小、芯片密度高、对数据进行存储时操作电压低、数据保持能力强等优点。

主权项

一种U形沟道的半导体器件，包括：一个具有第一种掺杂类型的半导体衬底；在所述半导体衬底内形成的具有第二种掺杂类型的源区和漏区；凹陷在所述半导体衬底内且介于所述源区与漏区之间形成的U形凹槽, 所述U形凹槽的表面形成有U形沟道区，其特征在于，还包括：在部分所述漏区之上和覆盖整个U形沟道区形成的第一层绝缘薄膜；在位于所述的U形凹槽顶部靠近所述漏区一侧的内侧壁上的第一层绝缘薄膜中形成的一个浮栅开口区域；覆盖所述第一层绝缘薄膜和所述浮栅开口区域形成的一个作为电荷存储节点的具有第一种掺杂类型的浮栅，所述浮栅的顶部靠近所述源区的一侧位于U形凹槽内，并且存在一缺口，所述浮栅的另一侧超出U形凹槽，覆盖了部分所述漏区；通过所述浮栅开口区域在所述浮栅与漏区之间形成的一个p‑n结二极管；覆盖所述源区、所述浮栅与所述p‑n结二极管形成的第二层绝缘薄膜；在所述第二层绝缘薄膜之上、覆盖并包围所述浮栅形成的控制栅，所述控制栅在所述的U形凹槽顶部将所述源区与所述浮栅隔离。