[发明专利]逻辑晶体管以及非易失性存储器单元集成

摘要

本发明涉及逻辑晶体管以及非易失性存储器单元集成。第一导电层（30）和下面的电荷存储层（20）被图案化以在NVM区域（12）内形成控制栅极（32）。第一介电层（34）和阻挡层（35）形成于所述控制栅极之上。牺牲层（36）形成于所述阻挡层之上并且被平面化。第一图案化的掩膜层（38）形成于所述NVM区域内的所述牺牲层和控制栅极之上并且定义了与所述控制栅极横向相邻的选择栅极位置。第二掩膜层（38）形成于定义了逻辑栅极位置的逻辑区域（14）内。所述牺牲层的暴露部分被移除以便第一部分保留在所述选择栅极位置处。第二介电层（52）形成于所述第一部分之上并且被平面化以暴露所述第一部分。所述第一部分被移除以在暴露所述阻挡层的所述选择栅极位置处引起开口。

主权项

一种在衬底的逻辑区域内制作逻辑晶体管以及在所述衬底的NVM区域内制作非易失性存储器（NVM）单元的方法，包括：在所述NVM区域和所述逻辑区域内的所述衬底之上形成电荷存储层；在所述NVM区域和所述逻辑区域内的所述电荷存储层之上形成第一导电层;图案化所述第一导电层和所述电荷存储层，以在所述NVM区域内形成控制栅极并且从所述逻辑区域移除所述第一导电层和所述电荷存储层；在所述NVM区域内的所述衬底和所述控制栅极之上以及在所述逻辑区域内的所述衬底之上形成第一介电层；在所述NVM区域和所述逻辑区域内的所述第一介电层之上形成阻挡层;在所述NVM区域和所述逻辑区域内的所述阻挡层之上形成牺牲层;平面化所述牺牲层，其中所述第一介电层包括沿所述控制栅极的侧壁位于所述控制栅极和所述阻挡层之间的侧壁部分，并且所述阻挡层包括与所述控制栅极的所述侧壁相邻地位于所述第一介电层的所述侧壁部分和所述牺牲层之间的侧壁部分；在所述NVM区域内的所述牺牲层和所述控制栅极之上形成第一掩模层，其中所述第一掩模层在所述NVM区域内定义了与所述控制栅极横向相邻的选择栅极位置；在所述逻辑区域内的所述牺牲层之上形成第二掩模层，其中所述第二掩模层在所述逻辑区域内定义了逻辑栅极位置；使用所述第一掩模层以移除在所述NVM区域内的所述牺牲层的暴露部分，其中所述牺牲层的第一部分保留在所述选择栅极位置处；使用所述第二掩模层以移除在所述逻辑区域内的所述牺牲层的暴露部分，其中所述牺牲层的第二部分保留在所述逻辑栅极位置处；在所述NVM区域和所述逻辑区域内形成第二介电层，其中所述第二介电层形成于所述牺牲层的所述第一部分、所述控制栅极、以及所述牺牲层的所述第二部分之上；平面化所述第二介电层以暴露所述牺牲层的所述第一部分、所述控制栅极、以及所述牺牲层的所述第二部分；以及移除所述牺牲层的所述第一部分以在所述选择栅极位置处引起第一开口，并且移除所述牺牲层的所述第二部分以在所述逻辑栅极位置处引起第二开口，其中所述第一开口和所述第二开口中的每个暴露了所述阻挡层。