[发明专利]一种数据行宽度可动态配置的cache结构设计方法

摘要

本发明公开了一种数据行宽度可动态配置的cache结构设计方法，属于集成电路存储器层次结构设计领域。包括以下步骤：1)将一个大小为M字节的cache数据行均分为N个分块，分别标号为BB0，BB1，BB2……BBN-1,每个分块大小为K字节，则有M=N*K其中，M、K、N均为2的整数次幂，即有2^i=K,2^j=N,M=2^(i+j)，i，j为整数。2）增加cache数据行宽度选择位Select，共m位。3)根据程序对cache数据行宽度的需求，给出cache控制命令，通过改变选择位Select的大小动态的选择cache数据行的宽度，同时修改burst传输大小寄存器。

主权项

一种数据行宽度可动态配置的cache结构设计方法，其特征在于，包括以下步骤：1)将一个大小为M字节的cache数据行均分为N个分块，分别标号为BB0，BB1，BB2……BBN‑1,每个分块大小为K字节，则有M=N*K其中，M、K、N均为2的整数次幂，即有2^i=K,2^j=N,M=2^(i+j)，i，j为整数。2）增加cache数据行宽度选择位Select，共m位；3)根据程序对cache数据行宽度的需求，给出cache控制命令，通过改变选择位Select的大小动态的选择cache数据行的宽度，同时修改burst传输大小寄存器。