[发明专利]沟槽的形成方法及半导体结构有效
| 申请号： | 201310130921.5 | 申请日： | 2013-04-12 |
| 公开（公告）号： | CN103199053A | 公开（公告）日： | 2013-07-10 |
| 发明（设计）人： | 童亮 | 申请（专利权）人： | 矽力杰半导体技术（杭州）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/308;H01L29/06 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 310012 浙江省杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种沟槽的形成方法及半导体结构，其中，所述沟槽的形成方法包括：提供半导体衬底；在所述半导体衬底上形成图案化的硬掩膜层，所述图案化的硬掩膜层具有开口，所述图案化的硬掩膜层的厚度为100nm～400nm；以所述图案化的硬掩膜层为掩膜，刻蚀所述半导体衬底，在所述半导体衬底中形成沟槽。通过本发明提供的沟槽的形成方法，无需增加制造工艺、也不增加材料成本，能够通过工艺简单、成本低廉的方法形成有利于多晶硅材料或绝缘材料填充的沟槽。 | ||
| 搜索关键词： | 沟槽 形成 方法 半导体 结构 | ||
【主权项】：
一种沟槽的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成图案化的硬掩膜层，所述图案化的硬掩膜层具有开口，所述图案化的硬掩膜层的厚度为100nm～400nm；以所述图案化的硬掩膜层为掩膜，刻蚀所述半导体衬底，在所述半导体衬底中形成沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术（杭州）有限公司，未经矽力杰半导体技术（杭州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310130921.5/，转载请声明来源钻瓜专利网。
- 上一篇：具有光输出耦合层的光学元件结构
- 下一篇：ESD保护电路单元
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
