[发明专利]三维半导体结构及其制造方法

摘要

本发明公开了一种半导体结构及其制造方法，该结构包括一衬底上的多个叠层带及所述多个叠层带上的多个导电线。所述多个叠层带及所述多个导电线彼此正交地配置且一导电衬垫形成于其之间。一第一空隙填充两个邻近叠层带之间的空间且位于所述导电线之下，其中所述导电线定位于所述两个邻近叠层带的上；而一第二空隙位于两个邻近导电线之间。所述导电衬垫的材料不同于所述多个导电线的材料。所述两个邻近叠层带之间的距离在200nm以下，且所述叠层带的高宽比至少为1。

主权项

一种用于制造一半导体结构的方法，其包含：在一衬底上形成彼此平行地配置的多个叠层带；通过实行一保形沉积而形成符合所述多个叠层带的形貌的一导电衬垫；及通过实行一第一非保形沉积而形成彼此平行地配置且正交地定位于所述多个叠层带上的多个导电线；其中，在导电衬垫与导电线之间存在空隙，一第一空隙填充两个邻近叠层带之间的空间且在该导电线下面，该导电线定位于该两个邻近叠层带之上；一第二空隙在两个邻近导电线之间；两个邻近叠层带之间的距离在200nm以下，且叠层带的高宽比至少为1。