[发明专利]一种流水线结构模数转换器的前端电路及其时序控制方法

摘要

本发明公开了一种流水线结构模数转换器的前端电路及其时序控制方法，以省略采样保持放大器，改善功耗和噪声指标并降低转换延迟。前端电路用于实现M1+M2位的模数转换以及获取第二模拟余差信号，其中第二模拟余差信号供流水线结构模数转换器中的该前端电路的下一转换级进行采样，前端电路包括第一转换级和第二转换级；第一转换级，直接对输入信号进行采样，完成M1位的模数转换，并获取第一模拟余差信号；第二转换级接收第一模拟余差信号、对第一模拟余差信号进行采样，完成M2位模数转换，获取第二模拟余差信号。

主权项

一种流水线结构模数转换器的前端电路，用于实现流水线结构模数转换器的M1+M2位的模数转换以及获取第二模拟余差信号，其中第二模拟余差信号供流水线结构模数转换器中的该前端电路的下一转换级进行采样，M1和M2均为不小于1的整数，其特征在于，该前端电路包括：第一转换级，用于直接对输入信号进行采样，完成M1位的模数转换，并获取第一模拟余差信号；第二转换级，用于接收第一模拟余差信号、对第一模拟余差信号进行采样，完成M2位的模数转换，并获取第二模拟余差信号；该前端电路能够受第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第五时钟信号、第六时钟信号和第七时钟信号的控制而切换连接方式；其中，在一个完整的时钟周期内，第一时钟信号、第二时钟信号、第三时钟信号依序输出高电平且同一时间内仅有其中一个信号输出高电平；第四时钟信号在第二时钟信号或第三时钟信号为高电平时为高电平；第五时钟信号、第六时钟信号和第七时钟信号分别与第一时钟信号、第二时钟信号和第三时钟信号的上升沿对应相同而下降沿在前；该第一转换级包括第一模数转换单元和第一模拟余差信号获取单元；该第一模数转换单元，用于接收输入信号和m个阈值电压，完成M1位的模数转换以及获取1比特冗余位并输出m路比较判别指示；其中m＝2M1+1；该第一模拟余差信号获取单元，用于接收输入信号、参考电压+Vref和‑Vref，以及m路比较判别指示，根据输入信号和所述比较判别指示，获取第一模拟余差信号；所述第一模数转换单元，包括m个并联的采样电容、m个比较器预放大器和m个比较器锁存器，所述比较器预放大器一端串联一个采样电容另一端串联一个比较器锁存器；所述采样电容的一端，分别能够在第一时钟信号为高电平时连接输入信号和在第二时钟信号为高电平时连接一阈值电压；所述采样电容的另一端，分别能够在第五时钟信号为高电平时接地和在第五时钟信号为低电平时连接比较器预放大器；所述比较器锁存器分别在第六时钟信号的下降沿触发用于完成M1位模数转换以及获取1比特冗余位和输出所述比较判别指示；所述第一模拟余差信号获取单元，包括m个并联的辅助电容和m个分别接收一路比较判别指示和第三时钟信号的与门，当第三时钟信号为高电平时，所述与门的输出控制所述辅助电容连接参考电压+Vref或‑Vref；所述辅助电容的一端，分别能够在第一时钟信号为高电平时连接输入信号、在第三时钟信号为高电平时根据与门的输出连接+Vref或连接‑Vref；所述辅助电容的另一端，分别能够在第五时钟信号为高电平时接地和在第七时钟信号为高电平时连接第二转换级；所述第二转换级，包括第一反馈电容、n个第二反馈电容、运算放大器、M2+0.5位ADC，和n个与门；完成M2位的模数转换同时获取0.5比特冗余位；其中n＝2M2+1‑2；所述运算放大器，正相输入端接地；反相输入端连接所述第二反馈电容的一端和所述第一反馈电容的一端，在第二时钟信号为高电平时接地，在第七时钟信号为高电平时连接所述辅助电容；输出端连接所述第一反馈电容的另一端且在第二时钟信号为高电平时接地，在第四时钟信号为高电平时连接第二反馈电容的另一端；所述第二反馈电容，一端连接运算放大器的反相输入端和第一反馈电容的一端，在第二时钟信号为高电平时接地；另一端在第四时钟信号为高电平时连接运算放大器的输出端以及第一反馈电容的另一端并在第二时钟信号为高电平时接地，在第一时钟信号为高电平时连接参考电压+Vref’或‑Vref’；所述第一反馈电容，一端连接运算放大器的反相输入端和第二反馈电容的一端且在第二时钟信号为高电平时接地；另一端连接运算放大器的输出端且在第二时钟信号为高电平时接地，在第四时钟信号为高电平时连接第二反馈电容的另一端；所述M2+0.5位ADC，连接运算放大器的输出端，在第七时钟信号的下降沿触发用于完成M2位的模数转换同时获取0.5比特冗余位，输出n路用于控制所述第二反馈电容连接参考电压+Vref’或‑Vref’的第二判别指示；所述与门，分别接收一路第二判别指示和第一时钟信号，当第一时钟信号为高电平时，所述与门的输出控制所述第二反馈电容连接参考电压+Vref’或‑Vref’。