[发明专利]SRAM以及用于操作SRAM单元的方法

摘要

本发明公开了用于操作SRAM单元的方法和包括静态随机存储器(SRAM)阵列的电路。SRAM单元位于SRAM阵列中，并且包括p阱区、位于p阱区的相对侧的第一n阱区和第二n阱区以及第一和第二传输门FinFET。第一传输门FinFET和第二传输门FinFET是p型FinFET。CVss线位于p阱区上方，CVss线平行于p阱区和第一n阱区之间的界面。位线和位线条位于CVss线的相对侧。CVdd线横跨SRAM单元。CVss控制电路连接至CVss线。CVss控制电路被配置为将第一CVss电压和第二CVss电压提供给CVss线，其中，第一CVss电压和第二CVss电压互不相同。

主权项

一种静态随机存储器电路，包括：静态随机存储器(SRAM)阵列；静态随机存储器单元，位于所述静态随机存储器阵列中，所述静态随机存储器单元包括：p阱区；第一n阱区和第二n阱区，位于所述p阱区的相对侧；和第一传输门鳍式场效应晶体管和第二传输门鳍式场效应晶体管，所述第一传输门鳍式场效应晶体管和所述第二传输门鳍式场效应晶体管是p型鳍式场效应晶体管；CVss线，位于所述p阱区上方，所述CVss线平行于所述p阱区和所述第一n阱区之间的界面；位线和位线条，位于所述CVss线的相对侧；CVdd线，横跨所述静态随机存储器单元；以及CVss控制电路，连接至所述CVss线，所述CVss控制电路被配置为将第一CVss电压和第二CVss电压提供给所述CVss线，所述第一CVss电压和所述第二CVss电压互不相同，其中，所述p阱区配置为在将所述第一CVss电压和所述第二CVss电压分别提供给所述CVss线时的不同操作期间，所述p阱区的电压分别不同于所述第一CVss电压和所述第二CVss电压。