[发明专利]一种自校验串行总线控制器和自校验串行总线实现方法

摘要

本发明提出了一种自校验串行总线控制器和自校验串行总线实现方法。自校验串行总线控制器包括：时钟产生模块、串行总线自测试模块、状态线监测模块、串行总线设置和控制模块、并行总线转换接口、同步异步转换模块、串行地址FIFO缓存模块、串行数据FIFO缓存模块、串行总线协议解码实现与数据校验单元和中断线扩展模块。本发明的自校验串行总线控制器和自校验串行总线实现方法具有自动诊错和纠错功能，能够实现微波测量仪器内部主控CPU对各功能板的可靠控制和数据传输，保证数据的高速传输和电路单元的灵活控制，并且功能板上的总线译码单元实现起来非常方便，本发明的串行总线也可以用作仪器间的互联通讯。

主权项

一种自校验串行总线控制器，其特征在于，包括：时钟产生模块、串行总线自测试模块、状态线监测模块、串行总线设置和控制模块、并行总线转换接口、同步异步转换模块、串行地址FIFO缓存模块、串行数据FIFO缓存模块、串行总线协议解码实现与数据校验单元和中断线扩展模块；所述时钟产生模块接收外部参考时钟，其控制端由串行总线设置和控制模块设置参考时钟的整数倍倍频或整数倍分频，产生不同速率的串行总线；所述串行总线自测试模块内部包括读写寄存器，通过访问读写寄存器检测串行总线内部以及并行总线转换接口工作是否正常，并针对不同串行总线的速率做速率测试；所述状态线监测模块监测状态线的变化，其输出信号为低电平表示状态线正常，当其输出信号变为高电平时，表示串行总线数据传输有错，立即通过中断的方式通知主控CPU；所述串行总线设置和控制模块包括设置寄存器，用于设置串行总线速率、串行地址位数、串行数据位数、数据高位/低位先出选择、中断状态以及屏蔽清除；所述并行总线转换接口完成对前端并行总线的接口和协议解码；所述同步异步转换模块将并行总线的时钟和后端串行总线的速率转换为同步；所述串行地址FIFO缓存模块和串行数据FIFO缓存模块分别存储多对串行地址和串行数据；所述串行总线协议解码实现与数据校验单元把所述串行地址FIFO缓存模块中的串行地址和所述串行数据FIFO缓存模块中的串行数据按串行总线的协议发送出去，完成读写访问，并校验其中的读写数据位。