[发明专利]半导体装置

摘要

本发明提供一种降低导通电阻与输入电容之积的半导体装置。实施方式的半导体装置具备第1半导体层（2）、第2半导体层（8）、第3半导体层（9）、一对第1导电体（7a）、一对第2导电体（7b）、第1布线层（12）以及第2布线层（13）。一对第1以及第2导电体隔着第1以及第2绝缘膜（6a、6b）分别设置于第1以及第2沟槽（3a、3b）内，并与第1半导体层以及第2半导体层相对置。第1布线层具有主体部（12b）和多个凸部（12a）。多个凸部从主体部延伸，经由第1层间绝缘膜（20）的第1开口部（31）而与第1导电体电连接。第2布线层经由第1层间绝缘膜的第2开口部（32）而与第2导电体电连接。

主权项

一种半导体装置，其特征在于，具备：第1导电类型的第1半导体层；第2导电类型的第2半导体层，选择性地形成于所述第1半导体层的第1表面；第1导电类型的第3半导体层，选择性地形成于所述第2半导体层的表面，并具有比所述第1半导体层高的第1导电类型的杂质浓度；多个第1沟槽，从所述第3半导体层的表面到达至所述第1半导体层，与所述第3半导体层以及所述第2半导体层邻接，并且在与所述第1表面平行的第1方向上延伸，在与所述第1表面平行且与所述第1方向垂直的第2方向上排列；多个第2沟槽，从所述第1表面到达至所述第1半导体层，与所述第2半导体层邻接，并且在所述第1方向上延伸，在所述第2方向上在所述多个第1沟槽之间排列；一对第1导电体，隔着第1绝缘膜设置于所述第1沟槽内；第1场板电极，设置于所述一对第1导电体之间；一对第2导电体，隔着第2绝缘膜设置于所述第2沟槽内；第2场板电极，设置于所述一对第2导电体之间；第1布线层，具有主体部和多个凸部，该主体部隔着第1层间绝缘膜设置于所述多个第1沟槽以及所述多个第2沟槽上且在所述第2方向上延伸，该多个凸部从所述主体部在所述第1方向上延伸且经由所述第1层间绝缘膜的第1开口部而与所述第1导电体电连接；第2布线层，隔着所述第1层间绝缘膜设置于所述第2沟槽上，经由所述第1层间绝缘膜的第2开口部而与所述第2导电体电连接；第1电极，与所述第1半导体层的与所述第1表面相反侧的第2表面电连接；第2电极，与所述第2半导体层、所述第3半导体层、所述第2布线层、所述第1场板电极、以及所述第2场板电极电连接；栅极金属，在所述第1布线层上隔着第2层间绝缘膜设置，经由所述第2层间绝缘膜的第3开口部而与所述第1布线层电连接，并对所述第1布线层提供栅极电位；以及第5半导体层，在所述第1半导体层与所述第1电极之间具有比所述第3半导体层高的第2导电类型的杂质浓度，其中，所述第1导电体以及所述第2导电体沿着所述第1方向延伸，所述第1导电体的端以及所述第2导电体的端分别在所述第1方向上处于所述第1布线层的所述主体部与所述第4半导体层之间，所述第2布线层在所述第1方向上设置于与所述第1布线层的所述多个凸部相比更靠近所述第4半导体层侧的位置，所述第2电极在所述第2布线层、所述第3半导体层、以及所述第4半导体层上隔着所述第2层间绝缘膜设置，与所述第2布线层经由所述第2层间绝缘膜的第4开口部电连接，与所述第3半导体层以及所述第4半导体层经由所述第2层间绝缘膜的第5开口部电连接，所述第1导电体、所述第2导电体、所述第1布线层、以及所述第2布线层通过多晶硅一体地形成，所述第1电极经由所述第5半导体层而与所述第1半导体层电连接。