[发明专利]半导体器件及其制造工艺方法

摘要

本发明公开了一种半导体器件，在衬底上淀积外延层，在外延层上部形成P阱，P阱中包围有N+源区；至少部分P阱上有栅氧，栅极；在外延层上部还有N‑漂移区和N+漏区；N‑漂移区在栅极与N+漏区之间，紧靠栅极；栅极通过自对准工艺形成，栅极顶部通过沟槽金属减少栅极的电阻；在N+漏区上可形成金属硅化物；N+漏区通过其上的接触孔与通孔与顶层的金属配线相连；N+源区通过金属连接或金属硅化物与包住N+源区的P阱相连，P阱通过一个穿通外延层的金属塞与衬底相连。本发明还公开了一种所述半导体器件的制造工艺方法，其N‑漂移区的注入，屏蔽栅的制作是在栅极形成之前完成。本发明能够降低N‑漂移区的缺陷，提高器件的稳定性和可靠性。

主权项

一种半导体器件，包括：一P+衬底，在该P+衬底上形成的P‑外延层；在该P‑外延层中的上部形成的P阱，N+漏区；位于所述P阱中的N+源区，位于所述P阱和N+漏区之间且使N+漏区位于其中的N‑漂移区；位于所述P‑外延层上方的栅氧化层；其特征在于，还包括：位于所述栅氧化层上端且至少部分位于所述P阱上端的栅极，位于所述栅氧化层上端且位于所述栅极一侧端的侧墙，位于所述栅氧化层上端且位于所述侧墙侧端的屏蔽栅；覆盖所述栅氧化层、栅极、侧墙和屏蔽栅的层间介质膜；在所述层间介质膜中形成的分别位于N+漏区上方的漏接触孔、位于栅极和侧墙上方的栅沟槽和位于N+源区侧端的介质槽，由所述介质槽向下延伸贯穿所述P‑外延层的硅沟槽；位于所述介质槽和硅沟槽，栅沟槽，漏接触孔中的金属阻挡层，填充满所述介质槽和硅沟槽，栅沟槽，漏接触孔的填充金属；位于所述介质槽、栅沟槽和漏接触孔上端的正面金属，所述正面金属与填充金属电连接；与栅沟槽中填充金属相连的正面金属作为栅电极，与漏接触孔填充金属相连的正面金属作为漏端电极；所述P阱通过所述填充金属与P+衬底电连接；在所述P+衬底的下端面形成有背面金属，该背面金属作为源端电极；所述栅极的位置为自对准；所述N+源区和P阱均与介质槽和硅沟槽中的填充金属实现电连接；或者所述P阱和N+源区上端与所述层间介质膜之间形成有金属硅化物，所述N+源区和P阱通过该金属硅化物实现电连接。