[发明专利]一种提高布图效率的模拟集成电路版图的设计方法有效
申请号: | 201310196954.X | 申请日: | 2013-05-24 |
公开(公告)号: | CN103268380A | 公开(公告)日: | 2013-08-28 |
发明(设计)人: | 吕江萍 | 申请(专利权)人: | 中国兵器工业集团第二一四研究所苏州研发中心 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 苏州创元专利商标事务所有限公司 32103 | 代理人: | 孙仿卫 |
地址: | 215163 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种提高布图效率的模拟集成电路版图的设计方法,包括(1)全芯片的物理版图草图生成:引用电路设计的工艺库器件并利用电路顶层原理自动生成电路原理图中各个模块的版图及层次化的全芯片的物理版图草图;(2)全芯片布局设计:优化调整全芯片的物理版图草图中的各模块的版图的位置,并确定数据线及信号线的走向;优化调整各模块的版图中关键器件的位置;(3)全芯片的物理版图设计:完成各个模块的最终版图设计;完成各模块间信号线的连接以完成全芯片的信号线连接,获得全芯片的物理版图。本发明能够提高布图效率,保证在工艺、电路、版图设计过程器件的寄生参数的一致性,既简化了设计流程,又达到了提高电路性能的目的。 | ||
搜索关键词: | 一种 提高 效率 模拟 集成电路 版图 设计 方法 | ||
【主权项】:
一种提高布图效率的模拟集成电路版图的设计方法,用于将由若干模块构成的电路原理图转化为具体的全芯片的物理版图,其特征在于:该设计方法包括(1)全芯片的物理版图草图生成:引用电路设计所使用的工艺库器件并利用电路顶层原理自动生成所述的电路原理图中各个所述的模块的版图,并生成层次化的全芯片的物理版图草图,任一所述的模块的版图包括该所述的模块中所有器件的版图,所述的全芯片的物理版图草图包括各个所述的模块的版图及其位置;(2)全芯片布局设计:优化调整所述的全芯片的物理版图草图中的各个所述的模块的版图的位置,并确定所述的模块的版图之间的数据线及关键信号线的走向;优化调整各个所述的模块的版图中关键器件的位置,统一考虑非关键器件的位置;完成各个所述的模块和全芯片的电源规划;(3)全芯片的物理版图设计:完成各个所述的模块的最终版图设计;完成各个所述的模块间信号线的连接以完成全芯片的信号线连接;确定芯片的大小以及确定芯片的管脚的排列分布,获得所述的全芯片的物理版图。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国兵器工业集团第二一四研究所苏州研发中心,未经中国兵器工业集团第二一四研究所苏州研发中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310196954.X/,转载请声明来源钻瓜专利网。