[发明专利]用于在未掩蔽区域和预先掩蔽区域处加工晶片的方法有效
申请号: | 201310197256.1 | 申请日: | 2013-05-24 |
公开(公告)号: | CN103426721B | 公开(公告)日: | 2017-03-01 |
发明(设计)人: | T.格里勒;U.黑德尼希;D.毛雷尔;M.茨加加 | 申请(专利权)人: | 英飞凌科技股份有限公司 |
主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/31;H01L21/311;H01L21/32 |
代理公司: | 中国专利代理(香港)有限公司72001 | 代理人: | 马丽娜,刘春元 |
地址: | 德国瑙伊比*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 用于在未掩蔽区域和预先掩蔽区域处加工晶片的方法。用于在第一主表面处加工具有微机电系统结构的晶片的方法包括在第二主表面处施加掩蔽材料并且构造掩蔽材料以在第二主表面处得到多个掩蔽区域和多个未掩蔽区域。所述方法进一步包括在未掩蔽区域处从第二主表面各向异性地蚀刻晶片以形成多个凹进。至少在其中一些掩蔽区域处,所述掩蔽材料然后被去除以得到预先掩蔽区域。所述方法进一步包括在未掩蔽区域和预先掩蔽区域处从第二主表面各向异性地蚀刻晶片以在预先掩蔽区域处增加凹进的深度和减小晶片的厚度。 | ||
搜索关键词: | 用于 掩蔽 区域 预先 加工 晶片 方法 | ||
【主权项】:
一种用于加工具有第一主表面和第二主表面的晶片的方法,其中微机电系统结构被布置在第一主表面处,该方法包括:在晶片的第二主表面处通过机械工艺减小晶片的给定厚度;在第二主表面处施加掩蔽材料;构造掩蔽材料以在第二主表面处得到多个掩蔽区域和多个未掩蔽区域;在未掩蔽区域处从第二主表面各向异性地蚀刻晶片以形成多个凹进;至少在其中一些掩蔽区域处去除掩蔽材料以得到预先掩蔽区域;以及在未掩蔽区域和预先掩蔽区域处从第二主表面各向异性地蚀刻晶片以在预先掩蔽区域处增加凹进的深度并减小晶片的厚度,其中在未掩蔽区域和预先掩蔽区域处各向异性地蚀刻晶片增加了凹进的深度并且将晶片的厚度减小了在80μm和140μm之间的值。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司,未经英飞凌科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310197256.1/,转载请声明来源钻瓜专利网。
- 上一篇:加热块和衬底处理设备
- 下一篇:带电粒子束透镜
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造