[发明专利]阵列基板的制备方法及阵列基板和显示装置有效
申请号: | 201310200126.9 | 申请日: | 2013-05-27 |
公开(公告)号: | CN103337477A | 公开(公告)日: | 2013-10-02 |
发明(设计)人: | 冀新友 | 申请(专利权)人: | 北京京东方光电科技有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
代理公司: | 北京中博世达专利商标代理有限公司 11274 | 代理人: | 申健 |
地址: | 100176 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明实施例公开了一种阵列基板的制备方法及阵列基板和显示装置,所述阵列基板包括像素区、对位区和像素测试区,其特征在于,所述对位区包括依次形成在基板上的对位栅层、对位绝缘层和对位像素电极层,所述像素测试区包括依次形成在基板上的测试栅层、测试绝缘层和测试像素电极层,所述对位栅层和所述测试栅层与所述像素区中的栅层同层设置,所述对位像素电极层和所述测试像素电极层与所述像素区中的像素电极层同层设置,所述对位绝缘层和所述测试绝缘层与所述像素区中的栅绝缘层同层设置或与所述像素区中的钝化层同层设置。本发明用于测量像素电极的线宽。 | ||
搜索关键词: | 阵列 制备 方法 显示装置 | ||
【主权项】:
一种阵列基板的制备方法,其特征在于,包括:在基板上形成包括栅极、栅线、对位区的对位栅层和像素测试区的测试栅层的图形;沉积栅绝缘层,并通过构图工艺去除所述对位栅层上的绝缘层和所述测试栅层上的绝缘层;形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形;沉积钝化层并通过构图工艺形成用来连接漏极与像素电极的过孔;沉积像素电极层,并通过构图工艺形成像素电极、对位像素电极和测试像素电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310200126.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造