[发明专利]埋入式字线结构及其形成方法有效
申请号: | 201310206507.8 | 申请日: | 2013-05-29 |
公开(公告)号: | CN103855079B | 公开(公告)日: | 2017-04-26 |
发明(设计)人: | 朴仁镐;海涅克·拉尔斯 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/528 |
代理公司: | 北京同立钧成知识产权代理有限公司11205 | 代理人: | 臧建明 |
地址: | 中国台湾桃园县龟山*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种埋入式字线结构及其形成方法。方法包括在基底上依序形成第一掩膜层、夹层以及第二掩膜层,其中第二掩膜层具有交替排列的多个掩膜图案与多个间隙,且间隙包括交替排列的多个第一间隙与多个第二间隙。在各第一间隙中形成介电图案且同时在各第二间隙的侧壁上形成间隙壁,其中在相邻的间隙壁之间形成第一沟槽且第一沟槽暴露部分第一掩膜层。移除掩膜图案以形成第二沟槽。使用介电图案与间隙壁作为掩膜来进行蚀刻制程,以使第一沟槽加深至基底中且第二沟槽加深至第一掩膜层中。 | ||
搜索关键词: | 埋入 字元 结构 及其 形成 方法 | ||
【主权项】:
一种埋入式字线结构的形成方法,其特征在于,包括:在基底上依序形成第一掩膜层、夹层以及第二掩膜层,其中所述第二掩膜层具有交替排列的多个掩膜图案与多个间隙,且所述间隙包括交替排列的多个第一间隙与多个第二间隙;在各第一间隙中形成介电图案且同时在各第二间隙的二侧壁上形成二间隙壁,其中在各第二间隙中相邻的所述间隙壁之间形成第一沟槽且所述第一沟槽暴露部分所述第一掩膜层;移除所述掩膜图案以形成多个第二沟槽;以及使用所述介电图案与所述间隙壁作为掩膜来进行蚀刻制程,以使所述第一沟槽加深至所述基底中且所述第二沟槽加深至所述第一掩膜层中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310206507.8/,转载请声明来源钻瓜专利网。
- 上一篇:集成电路及其制造方法
- 下一篇:一种浅沟槽隔离结构的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造