[发明专利]一种加法器有效
| 申请号： | 201310213885.9 | 申请日： | 2013-05-31 |
| 公开（公告）号： | CN103279323A | 公开（公告）日： | 2013-09-04 |
| 发明（设计）人： | 郭发长 | 申请（专利权）人： | 福建星网锐捷网络有限公司 |
| 主分类号： | G06F7/505 | 分类号： | G06F7/505 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 黄志华 |
| 地址： | 350002 福建省福州市仓*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种加法器，用以解决现有技术中存在的利用一位全加器实现多位的二进制加法存在的耗费时间较长的问题。该加法器包括：按照第一串联规则进行串联而构成回路的多个一位全加器；其中，每个全加器均包含：第一被加数的输入端、第二被加数的输入端、进位值输入端、用于输出第一被加数和第二被加数相加所得到的和值的和值输出端，以及用于输出第一被加数和第二被加数相加所产生的进位值的进位值输出端；所述第一串联规则包括：每对相邻的全加器中，一个全加器的所述进位值输出端与另一个全加器的所述进位值输入端相连接。 | ||
| 搜索关键词： | 一种 加法器 | ||
【主权项】：
一种加法器，其特征在于，包括：按照第一串联规则进行串联而构成回路的多个一位全加器；其中，每个全加器均包含：第一被加数的输入端、第二被加数的输入端、进位值输入端、用于输出第一被加数和第二被加数相加所得到的和值的和值输出端，以及用于输出第一被加数和第二被加数相加所产生的进位值的进位值输出端；所述第一串联规则包括：每对相邻的全加器中，一个全加器的所述进位值输出端与另一个全加器的所述进位值输入端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福建星网锐捷网络有限公司，未经福建星网锐捷网络有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310213885.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于SCADA系统的多节点顺序控制的方法
- 下一篇：平板型扩展坞
