[发明专利]一种生长高介电常数电介质叠层的方法无效
| 申请号： | 201310217735.5 | 申请日： | 2013-06-03 |
| 公开（公告）号： | CN103311120A | 公开（公告）日： | 2013-09-18 |
| 发明（设计）人： | 赵威;刘洪刚;孙兵;常虎东 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/316 | 分类号： | H01L21/316;H01L21/318 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 100083 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种生长高介电常数电介质叠层的方法，包括：采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质；采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。本发明利用复合模式原子层沉积的叠层高介电常数电介质，相对于单一模式沉积得到的高介电常数电介质，既避免了衬底表面的离子损伤和界面氧化，又可以避免将器件长时间置于高温反应腔中引起电学性能退化，同时具有表面台阶覆盖好，薄膜厚度可精确控制等优点，并与传统的硅基半导体工艺兼容。 | ||
| 搜索关键词： | 一种 生长 介电常数 电介质 方法 | ||
【主权项】：
一种生长高介电常数电介质叠层的方法，其特征在于，包括：采用热模式原子层沉积方法在衬底上生长第一层高介电常数电介质；采用等离子增强模式原子层沉积方法在第一层高介电常数电介质上生长第二层高介电常数电介质。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310217735.5/，转载请声明来源钻瓜专利网。
- 上一篇：堆叠式封装结构
- 下一篇：一种石墨烯的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
