[发明专利]一种计数器同步电路输出端毛刺的消除方法和电路

摘要

本发明属于集成电路技术领域，具体为一种计数器同步电路输出端毛刺的消除方法和电路。该电路包含两级不同结构的毛刺消除电路，两级电路直接串联，首先第一级电路在电路复位结束后立即开始工作，通过对同步电路输出每周期累加值进行检测，判断是否出现大幅毛刺，并对出现大幅毛刺的情况进行毛刺消除，之后始终保持工作状态。第二级电路在锁相环锁定之后开始工作，通过对第一级毛刺消除电路输出每周期累加值与频率控制字整数部分fcw_int的差距进行检测，判断是否出现毛刺，并对任何毛刺进行消除，之后始终保持工作状态。该毛刺消除电路不仅消除了毛刺对环路锁定的影响，同时对于其他需要使用计数器同步电路输出的电路可以提供正确的输入。

主权项

一种计数器同步电路输出端毛刺消除电路，其特征在于由两级电路直接串联，第一级电路glitch_fix_1用于消除计数器同步输出端大幅毛刺，第二级电路glitch_fix_2工作在锁相环锁定状态下，用于对所有的毛刺进行消除；其中：（1）第一级电路glitch_fix_1，包含两部分：毛刺检测和毛刺消除；其中，毛刺检测部分由第一加法器adder1、第一多路选择器MUX1、第一比较器CMP1和第一触发器DFF1、第三触发器DFF3、第四触发器DFF4组成；毛刺消除部分由第二加法器adder2、第三加法器adder3、第四加法器adder4、第二多路选择器MUX2、第三多路选择器MUX3、第二比较器CMP2、或门or和第二触发器DFF2、第五触发器DFF5组成；计数器同步电路的输出和第一多路选择器MUX1的输出作为第一加法器adder1的输入，第一加法器adder1的输出作为第一比较器CMP1的输入，第一比较器CMP1将其与阈值作比较，比较的输出结果作为第三触发器DFF3和或门or的输入，同时根据比较结果决定是否将当前第一加法器adder1的输出送给第二触发器DFF2；第三触发器DFF3的输出作为第一多路选择器MUX1和第二多路选择器MUX2的选择控制信号；计数器同步电路的输出作为第一触发器DFF1的输入；第二比较器CMP2的输出作为第四触发器DFF4的输入；第一触发器DFF1和触发器第四DFF4的输出作为第一多路选择器MUX1和第二多路选择器MUX2的输入；第二触发器DFF2和第二多路选择器MUX2的输出作为第二加法器adder2、第三加法器adder3、第四加法器adder4的输入，同时第三加法器adder3还有一个固定输入1，第四加法器adder4有一个固定输入‑1；第二加法器adder2、第三加法器adder3、第四加法器adder4的输出作为第二比较器CMP2的输入；第二比较器CMP2输出和计数器同步电路输出作为第三多路选择器MUX3的输入；第一比较器CMP1输出的比较结果和外部输入的旁路选择信号reg_1作为或门or的输入，或门or输出作为第三多路选择器MUX3的选择控制信号；第三多路选择器MUX3的输出作为第五触发器DFF5的输入；第五触发器DFF5为第一级毛刺消除电路的输出；（2）第二级电路glitch_fix_2，包含两部分：毛刺检测和毛刺消除；其中，毛刺检测部分由第五加法器adder5、第六加法器adder6、第四多路选择器MUX4、第三比较器CMP3、第二与门and2和第六触发器DFF6、第七触发器DFF7、第八触发器DFF8组成；毛刺消除部分由第七加法器adder7、第五多路选择器MUX5、第一与门and1和第八触发器DFF8组成；第一级电路glitch_fix_1的输出和第四多路选择器MUX4的输出作为第五加法器adder5的输入，第五加法器adder5的输出和频率控制字的整数部分fcw_int作为第六加法器adder6的输入，第六加法器adder6的输出作为第三比较器CMP3的输入，第三比较器CMP3将其与阈值作比较，比较的输出结果和第一与门and1的输出作为第二与门and2的输入；环路锁定信号locked和旁路选择信号reg_2作为第一与门and1的输入；第二与门and2的输出作为第七触发器DFF7的输入和第五多路选择器MUX5的选择控制信号；第七触发器DFF7的输出作为第四多路选择器MUX4的选择控制信号；第一级电路glitch_fix_1的输出作为第六触发器DFF6的输入；第六触发器DFF6的输出和频率控制字的整数部分fcw_int作为第七加法器adder7的输入；第七加法器adder7的输出和第一级电路glitch_fix_1的输出作为第五多路选择器MUX5的输入；第五多路选择器MUX5的输出作为第八触发器DFF8的输入；第八触发器DFF8为第二级毛刺消除电路的输出。