[发明专利]一种在飞控计算机内实现晶振双冗余的方法

摘要

一种在飞控计算机内实现晶振双冗余的方法，包括：双晶振、FPGA、DSP；双晶振时钟送入FPGA，FPGA晶振时钟互检测模块完成双晶振时钟频率的检测。若双晶振全部正常工作，则两个晶振分别给DSP、FPGA提供时钟信号。若任一晶振停振时，则启动时钟切换模块，另一晶振同时给DSP和FPGA提供时钟，同时启动复位模块，为DSP和FPGA提供复位信号。本发明实现了双晶振时钟是否停振的互检测。在任一晶振停振时，通过时钟切换模块由单一晶振同时为DSP和FPGA提供可靠的时钟信号，整个晶振双冗余设计方法可有效提高飞控计算机时钟使用的可靠性。

主权项

一种在飞控计算机内实现晶振双冗余的方法，其特征在于包括步骤如下：（1）将双晶振输出的时钟信号接入FPGA，FPGA包括晶振时钟互检测模块、时钟切换模块和复位模块，利用FPGA晶振时钟互检测模块实现双晶振的频率互检测；（2）如果双晶振都工作正常，则FPGA将其中一路晶振接入DSP为DSP提供时钟信号，另一路晶振接入FPGA为FPGA提供时钟信号；如果接入DSP的晶振突然停振进入步骤（3）；如果接入FPGA的晶振突然停振进入步骤（4）；（3）FPGA晶振时钟互检测模块输出报警信号到FPGA时钟切换模块进行时钟信号的切换，接入FPGA的时钟信号经FPGA内锁相环(PLL)变频为与停振晶振相同频率的时钟信号供给DSP使用，并通过复位模块复位DSP和FPGA其余工作模块，同时接入FPGA的时钟信号继续为FPGA提供时钟；（4）FPGA晶振时钟互检测模块输出报警信号到FPGA时钟切换模块进行时钟信号的切换，接入DSP的时钟信号经FPGA内锁相环(PLL)变频为与停振晶振相同频率的时钟信号供给FPGA使用，并通过复位模块复位DSP和FPGA其余工作模块，同时接入DSP的时钟信号继续为DSP提供时钟。