[发明专利]非易失性半导体存储器装置及其读出方法

摘要

一种非易失性半导体存储器装置及其读出方法。该非易失性半导体存储器装置，从每个记忆单元读出三次以上的奇数次的数据以根据多数决法则决定并输出数据数值，包括：3以上的奇数个锁存电路，每个锁存电路包括一电容，每个锁存电路的该电容选择性地依序保持从每个记忆单元读出该奇数次的该数据其中一个的电压；以及一控制电路，在每一该奇数个锁存电路的该电容选择性地依序存储从每一该多个记忆单元读出该奇数次的该数据其中一个的电压之后，并联连接该奇数个锁存电路的电容，根据并联连接的该奇数个锁存电路的电容的合成电压并通过该多数决法则决定该数据数值。

主权项

一种非易失性半导体存储器装置，通过从每一多个记忆单元读出三次以上的奇数次的数据以根据多数决法则决定并输出一数据数值，其中该多个记忆单元连接至对应字线，并连接于多条字线以及共用源极线之间，该非易失性半导体存储器包括：奇数个锁存电路，该奇数为3以上，其中每一该奇数个锁存电路包括一电容，每一该奇数个锁存电路的该电容选择性地依序保持从每一该多个记忆单元读出该奇数次的该数据其中一个的电压；一控制电路，在每一该奇数个锁存电路的该电容选择性地依序存储从每一该多个记忆单元读出该奇数次的该数据其中一个的电压之后，并联连接该奇数个锁存电路，根据并联连接的该奇数个锁存电路的电容的合成电压并通过该多数决法则决定该数据数值；以及另一电容，配置于一电路中，该电路中通过连接至读出的感测电路的数据感测点，从该多个记忆单元读出数据，其中该另一电容用于取代该奇数个锁存电路其中一个。