[发明专利]封装结构及其形成方法有效
申请号: | 201310226454.6 | 申请日: | 2013-06-07 |
公开(公告)号: | CN104037098B | 公开(公告)日: | 2019-05-24 |
发明(设计)人: | 孟宪樑;林威宏;梁裕民;何明哲;郭宏瑞;刘重希;李明机 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L23/488;H01L25/065 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;孙征 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种封装结构及其形成方法。通过选择性地将两个载体衬底接合在一起以及同时处理两个载体衬底来形成诸如中介层的封装结构。处理包括在载体衬底上方形成牺牲层。在牺牲层中形成开口且在开口中形成柱状物。衬底接合到牺牲层。再分配线可形成在衬底的相对侧上,并且可形成孔以提供至柱状物的电接触件。可进行分离工艺以将载体衬底分离开。集成电路管芯可附接到再分布线的一侧,然后去除牺牲层。本发明还公开了封装结构及其形成方法。 | ||
搜索关键词: | 封装 结构 及其 形成 方法 | ||
【主权项】:
1.一种封装结构的形成方法,包括:提供第一衬底;在所述第一衬底的第一表面上方形成第一介电层;在所述第一介电层上方形成图案化的牺牲层,所述图案化的牺牲层具有形成在其中的开口;在所述图案化的牺牲层的开口中形成导电柱;在所述图案化的牺牲层上方形成第二衬底;在所述第二衬底中形成通孔;在所述第二衬底上形成一个或多个再分配层;将一个或多个集成电路管芯电连接到所述导电柱,所述集成电路管芯连接到所述第二衬底的与所述导电柱相对的一侧,所述一个或多个再分配层夹置在所述集成电路管芯和所述第二衬底之间;在电连接之后,去除所述第一衬底;在所述一个或多个集成电路管芯的下方放置模制底层填料,并且放置模塑料以包围所述模制底层填料和所述一个或多个集成电路管芯;以及去除所述图案化的牺牲层,以暴露所述导电柱的侧壁,其中,所述导电柱的顶面的尺寸与所述通孔的底部的尺寸相同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310226454.6/,转载请声明来源钻瓜专利网。
- 上一篇:在焊线操作中未粘接状况下的自动返工过程
- 下一篇:薄膜晶体管的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造