[发明专利]混频开关电路及混频器有效

专利信息
申请号: 201310228294.9 申请日: 2013-06-08
公开(公告)号: CN104242823B 公开(公告)日: 2017-10-10
发明(设计)人: 黄颋 申请(专利权)人: 锐迪科微电子科技(上海)有限公司
主分类号: H03D7/12 分类号: H03D7/12
代理公司: 上海浦一知识产权代理有限公司31211 代理人: 殷晓雪
地址: 201203 上海市浦东新*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种混频开关电路,包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管;一对差分输入信号分别连接第一对晶体管和第二对晶体管的共漏极、第三对晶体管和第四对晶体管的共漏极;第一对晶体管和第三对晶体管的共源极、第二对晶体管和第四对晶体管的共源极分别输出一对差分中间信号;每一对晶体管的栅极分别连接一对差分本振信号;所有NMOS晶体管的栅极具有NMOS偏置电压,所有PMOS晶体管的栅极具有PMOS偏置电压,并且NMOS偏置电压与PMOS偏置电压不同。本申请还公开了由该混频开关电路所组成的混频器。本申请混频器具有线性度好、噪声低的特点。
搜索关键词: 混频 开关电路 混频器
【主权项】:
一种混频开关电路,其特征是,包括四对共源极且共漏极的NMOS晶体管和PMOS晶体管,其中NMOS晶体管一同PMOS晶体管一组成第一对晶体管,NMOS晶体管二同PMOS晶体管二组成第二对晶体管,NMOS晶体管三同PMOS晶体管三组成第三对晶体管,NMOS晶体管四同PMOS晶体管四组成第四对晶体管;一对差分输入信号VIN+和VIN‑,VIN+连接第一对晶体管和第二对晶体管的共漏极,.VIN‑连接第三对晶体管和第四对晶体管的共漏极;第一对晶体管和第三对晶体管的共源极输出VMID+,第二对晶体管和第四对晶体管的共源极输出VMID‑,VMID+同VMID‑为一对差分中间信号;本振信号VLO+和VLO‑为一对差分信号,同一对晶体管的一个晶体管栅极接VLO+,另一个晶体管栅极接VLO‑;所有NMOS晶体管的栅极具有NMOS偏置电压,所有PMOS晶体管的栅极具有PMOS偏置电压,并且NMOS偏置电压与PMOS偏置电压不同。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于锐迪科微电子科技(上海)有限公司,未经锐迪科微电子科技(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310228294.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top