[发明专利]收纳盒在审
申请号: | 201310254395.3 | 申请日: | 2013-06-25 |
公开(公告)号: | CN103515271A | 公开(公告)日: | 2014-01-15 |
发明(设计)人: | 井上高明 | 申请(专利权)人: | 株式会社迪思科 |
主分类号: | H01L21/673 | 分类号: | H01L21/673 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 党晓林;王小东 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种新颖且改良过的收纳盒,其可靠地防止了在特定右收纳槽(14)和与其对应的特定左收纳槽(16)的选定出现错误的情况下收纳框架(22)或晶片(26)。在用于将右侧壁(2)和左侧壁(4)的后端连结起来的后壁(6)的内表面中的至少左右方向中央区域形成多个后收纳槽(18),所述多个后收纳槽(18)与右收纳槽(14)和左收纳槽(16)对应地在上下方向隔开间隔,并在左右方向平行地延伸。 | ||
搜索关键词: | 收纳 | ||
【主权项】:
一种收纳盒,其具备:右侧壁;左侧壁,其与所述右侧壁平行配设;后壁,其连结所述右侧壁的后端和所述左侧壁的后端;多个右收纳槽,它们形成于所述右侧壁的内表面,且在上下方向隔开预定的间隔,并在前后方向平行地延伸;多个左收纳槽,它们与所述右收纳槽对应地形成于所述左侧壁的内表面,且在上下方向隔开所述预定的间隔,并在前后方向平行地延伸;以及多个后收纳槽,它们形成在所述后壁的内表面中的至少左右方向的中央区域,并与所述右收纳槽和所述左收纳槽对应地在上下方向隔开所述间隔,并在左右方向平行地延伸。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社迪思科,未经株式会社迪思科许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310254395.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造