[发明专利]一种移位寄存单元、显示面板及显示装置

摘要

本发明实施例提供了一种移位寄存单元、显示面板及显示装置，用以解决现有的移位寄存单元的结构可能会导致该移位寄存单元的输出不正常的问题。该以为寄存单元包括：驱动模块、输出模块、第一晶体管和第二晶体管；通过将移位寄存单元中的第一晶体管的第二极与该移位寄存单元的输出端相连，使得即使第二晶体管的沟道宽度远小于理论设计值时，也不会导致该移位寄存单元的输出不正常。

主权项

一种移位寄存单元，其特征在于，包括驱动模块、输出模块、第一晶体管和第二晶体管；所述驱动模块的第一端口接收正向选择信号，所述驱动模块的第二端口接收第一电平信号，所述驱动模块的第三端口接收反向选择信号，驱动模块的第四端口接收第二电平信号，所述驱动模块的第五端口接收低电压信号，所述驱动模块的第六端口分别连接所述第一晶体管的栅极和所述第二晶体管的第一极，所述驱动模块的第七端口连接所述输出模块的第三端口，所述驱动模块的第八端口连接所述第一晶体管的第一级、所述第二晶体管的栅极和所述输出模块的第一端口，其连接点为上拉结点，所述驱动模块的第九端口接收时钟阻碍信号，所述驱动模块的第十端口接收时钟信号，所述第一晶体管的第二极连接所述输出模块的第三端口，所述第二晶体管的第二极接收所述低电压信号，所述输出模块的第二端口接收所述时钟阻碍信号，所述输出模块的第三端口作为所述移位寄存单元的输出端；所述驱动模块，用于在所述正向选择信号为高电平信号且所述时钟阻碍信号为低电平信号时，通过自身的第八端口输出所述第一电平信号；并在所述反向选择信号为高电平信号且所述时钟阻碍信号为低电平信号时，通过自身的第八端口输出所述第二电平信号；并在所述时钟信号为高电平信号时，通过自身的第七端口输出所述低电压信号；以及通过自身的第六端口输出所述时钟阻碍信号；以及在所述第二晶体管的第一极的信号为高电平信号时，通过自身的第七端口输出所述低电压信号；所述输出模块，用于在所述上拉结点的电位为高电位时，通过自身的第三端口输出钟阻碍信号；并在所述上拉结点的电位为低电位时，不再输出所述时钟阻碍信号；所述第一晶体管，用于在所述第二晶体管的第一极的信号为高电平信号时，将所述上拉结点与所述移位寄存单元的输出端接通，并在所述第二晶体管的第一极的电平为低电平时，将所述上拉结点与所述移位寄存单元的输出端断开；所述第二晶体管，用于在所述上拉结点的电位为高电位时，控制自身的第一极的信号为所述低电压信号；并在所述上拉结点的电位为低电位时关断。