[发明专利]一种脉宽调制信号接收电路

摘要

本发明公开了一种脉宽调制信号接收电路，包括译码电路，以及用于接收脉宽信号并产生控制译码电路工作信号的脉宽信号接收及控制电路；所述译码电路将接收到的脉宽信号转换为数字信号输出。脉宽信号接收及控制电路通过时钟输入端口CLK和数据输入端口PWM接收脉宽调制信号，然后输出门控时钟信号LOG1_CLK、复位控制信号LOG2和锁存时钟信号LOG4；译码电路接收门控时钟信号，复位控制信号和锁存时钟信号，将脉宽信号转换为二进制数字信号，通过输出端口D0、D1、D2、D3、D4和D5输出，其中D5为最高位，D0为最低位。本发明减少了通信所用的管脚数量、大大简化了电路结构、减小了芯片面积和功耗。

主权项

一种脉宽调制信号接收电路，其特征在于：包括译码电路，以及用于接收脉宽信号并产生控制译码电路工作信号的脉宽信号接收及控制电路；所述译码电路将接收到的脉宽信号转换为数字信号输出；所述脉宽信号接收及控制电路包括：第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器、第七D触发器、第八D触发器、第九D触发器、第一与门、第一或门、第一或非门和第二或非门；所述第一D触发器的时钟输入端连接至时钟信号输入端CLK，第一D触发器的数据输入端连接至脉宽信号输入端PWM，第一D触发器的正向输出端连接至第二D触发器的数据输入端；所述第二D触发器的时钟输入端连接至时钟信号输入端CLK，第二D触发器的正向输出端连接至第三D触发器的数据输入端；所述第三D触发器的时钟输入端连接至时钟信号输入端CLK，第三D触发器的正向输出端连接至第四D触发器的数据输入端，第三D触发器的反向输出端分别连接至第一或门的一个输入端和第一或非门的一个输入端；所述第四D触发器的时钟输入端连接至时钟信号输入端CLK；第四D触发器的正向输出端连接至第五D触发器的数据输入端；所述第五D触发器的时钟输入端连接至时钟信号输入端CLK；第五D触发器的正向输出端连接至第六D触发器的数据输入端；所述第六D触发器的时钟输入端连接至时钟信号输入端CLK，第六D触发器的正向输出端分别连接至第七D触发器的数据输入端、第一或门的另一个输入端和第二或非门的一个输入端；所述第七D触发器的时钟输入端连接至时钟信号输入端CLK，第七D触发器的数据输入端分别连接至第六D触发器的正向输出端、第一或门的另一个输入端和第二或非门的一个输入端；第七D触发器的正向输出端连接至第八D触发器的数据输入端；所述第八D触发器的时钟输入端连接至时钟信号输入端CLK，第八D触发器的正向输出端连接至第九D触发器的数据输入端；所述第九D触发器的时钟输入端连接至时钟信号输入端CLK；第九D触发器的反向输出端连接至第一或非门的另一个输入端和第二或非门的另一个输入端；所述第一与门的一个输入端连接至时钟信号输入端CLK，第一与门的另一个输入端连接至第一或非门的输出端LOG3，第一与门的输出端连接至控制信号端LOG1_CLK；第一或门的一个输入端连接至第三D触发器的反向输出端及第一或非门的一个输入端，第一或门的另一个输入端连接至第六D触发器的数据输出端、第七D触发器的数据输入端和第二或非门的一个输入端，第一或门的输出端连接至控制信号端LOG2；第一或非门的一个输入端连接至第三D触发器的反向输出端及第一或门的一个输入端，第一或非门的另一个输入端连接至第九D触发器的反向输出端及第二或非门的另一个输入端，第一或非门的输出端连接至控制信号端LOG3；第二或非门的一个输入端连接至第六D触发器的正向输出端、第七D触发器的数据输入端和第一或门的另一个输入端，第二或非门的另一个输入端连接至第九D触发器的反向输出端及第一或非门的另一个输入端，第二或非门的输出端连接至控制信号端LOG4。