[发明专利]设计半导体器件、制造器件的系统以及使用系统的方法有效
| 申请号： | 201310300865.5 | 申请日： | 2013-07-17 |
| 公开（公告）号： | CN103577625A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 彭永州;周文升;洪照俊 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;孙征 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种制造半导体器件的方法。所述方法包括比较所述半导体器件的电路图设计与所述半导体器件的布局设计。所述方法进一步包括基于所述布局设计生成布局样式信息以及基于所述布局设计和所述电路图设计生成阵列边缘信息。所述方法进一步包括用智能伪插入使用述布局样式信息和所述阵列边缘信息选择性地修正布局设计。所述方法进一步包括使用所述布局样式信息和所述阵列边缘信对在修正的布局设计执行设计规则检查。本发明还涉及用于制造半导体器件的系统和半导体器件。 | ||
| 搜索关键词： | 设计 半导体器件 制造 器件 系统 以及 使用 方法 | ||
【主权项】：
一种制造半导体器件的方法，包括：将所述半导体器件的电路图设计与所述半导体器件的布局设计比较以确定所述布局设计是否包括所述电路图设计的所有部件；基于所述布局设计生成布局样式信息；基于所述布局设计和所述电路图设计生成阵列边缘信息；使用所述布局样式信息和所述阵列边缘信息执行智能伪插入以选择性地修正所述布局设计；以及使用所述布局样式信息和所述阵列边缘信息对所修正的布局设计执行设计规则检查。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310300865.5/，转载请声明来源钻瓜专利网。
