[发明专利]一种闪存存储单元阵列

摘要

本发明提供一种闪存存储单元阵列，在无需降低特征尺寸的同时，改变闪存存储单元阵列的架构分布情况，将现有技术中的多条位线共用的宽度较宽的共源线拆分，以使每条位线有源区均有一条与其相邻的源线有源区相对应，其中，所述源线有源区的宽度与位线有源区的宽度相等，且所述源线的源区接触孔与位线的漏区接触孔尺寸相等；且每行的存储单元的栅区域连接为折线形或波浪形，从而改变现有技术中两个存储单元共用一个位线的漏区接触孔的现状，使本发明的四个存储单元共用一个位线的漏区接触孔或源线的源区接触孔，以提高闪存存储单元阵列的密度。与现有技术中16条位线与1条共源线相对应的情况相比较，本申请的闪存存储单元阵列的密度提高19%。

主权项

一种闪存存储单元阵列，由数个存储单元以阵列形式排列而成，其特征在于，所述闪存存储单元阵列至少包括：有源区，包括多个位线有源区和源线有源区、以及连接于位线有源区的第一连接区域和连接于源线有源区的第二连接区域：位线有源区和源线有源区为采用隔离结构间隔的条状结构，且位线有源区和源线有源区沿第二方向交替形成于半导体衬底顶部，以使每个位线有源区均存在一个与其相邻的源线有源区；其中，每个位线有源区和源线有源区均包含沿第一方向交替形成的且互不接触的漏区和源区；隔离结构、位线有源区和源线有源区均沿第一方向延伸，第二方向与第一方向相垂直；第一连接区域，连接于所述位线有源区的漏区的右侧；第二连接区域，连接于所述源线有源区的源区的右侧；其中，第一连接区域和第二连接区域，均形成于位于位线有源区和源线有源区之间的隔离结构的顶部，且与有源区的材料相同，且每个沿第一方向的隔离结构只包括第一连接区域或只包括第二连接区域；栅区域，形成于所述有源区上，且位于所述栅区域下的有源区为沟道区，所述栅区域位于第一连接区域和与其相邻的第二连接区域之间的位线有源区或源线有源区之上，其中，同一栅区域两侧的所述的第一连接区域和第二连接区域分别连接于相邻的位线有源区和源线有源区；其中，第一连接区域、与所述第一连接区域连接的漏区、第二连接区域、与所述第二连接区域连接的源区、以及位于所述的第一连接区域和第二连接区域之间的栅区域形成一存储单元，且同一栅区域两侧的所述的第一连接区域与第二连接区域为相邻的，同一栅区域两侧的所述的第一连接区域和第二连接区域分别连接于相邻的位线有源区和源线有源区；位线的漏区接触孔，用于连接第一连接区域和与所述第一连接区域对应的位线金属层；源线的源区接触孔，用于连接第二连接区域和与所述第二连接区域对应的源线金属层；字线接触孔，用于连接栅区域和与所述栅区域对应的字线金属层。