[发明专利]外辐射源雷达自适应杂波抑制的FPGA实现设备和方法

摘要

本发明公开了一种外辐射源雷达自适应杂波抑制的FPGA实现设备和方法，信道化后的四路待处理数据经FPGA芯片自适应杂波抑制模块内部的FIFO存储器输入FIR滤波模块，辅助天线信道化后的两路数据经FIFO存储器还通过步长计算模块计算步长，并和FIR滤波模块的两路输出同时输入权值更新模块，更新后的权值输入FIR滤波模块，杂波抑制结果的I/Q通道同步并行输出。自适应杂波抑制由五个速率相同相位不同的全局时钟控制，本发明能较好的实现对外辐射源雷达自适应杂波抑制。解决了传统杂波抑制设备量大，很难达到实时性要求的问题，本发明处理效率高、计算速度快、设备复杂度低，用于实现外辐射源雷达的自适应杂波抑制。

主权项

一种外辐射源雷达自适应杂波抑制的FPGA实现设备，包括两路主天线数据的信道化输入、两路辅助天线数据的信道化输入和两路杂波抑制结果输出，其特征在于：自适应杂波抑制模块由FPGA芯片完成，该模块由自己的全局时钟控制；FPGA芯片中设有三个模块：FIR滤波模块、步长计算模块和权值更新模块，由FPGA芯片构成的自适应杂波抑制模块的数据流是，外辐射源雷达接收机的两路天线接收到的数据经信道化处理后由主天线输入和辅助天线输入形成的四路输入数据，经FPGA芯片内部的FIFO存储器输入到FIR滤波模块的输入端进行FIR滤波，同时辅助天线信道化后的两路数据经FIFO存储器还输入到步长计算模块的输入端，FIR滤波模块的两路输出和步长计算模块的一路输出同时输入到权值更新模块的输入端更新权值，权值更新模块的两路输出输入到FIR滤波模块，FIR滤波模块的输出以I通道和Q通道即两路杂波抑制结果同步并行输出，该输出是由FPGA芯片构成的自适应杂波抑制模块的杂波抑制结果。