[发明专利]CMOS图像传感器及其图像数据的传输方法

摘要

本发明公开了一种CMOS图像传感器，包括具有2N列的像素阵列；列选择控制模块，用于将像素阵列的列均分为第一组和第二组；模数转换模块，包括与第一组各列对应相连的N个第一列级ADC及与第二组各列对应相连的N个第二列级ADC，用于将像素的模拟信号转换为数字信号并输出，其中第二列级ADC根据第一触发信号并行输出数字信号；寄存器模块，接收第一列级ADC或第二列级ADC并行输出的N个数字信号并将其串行输出；以及时序控制模块，在选定行的第一组列的像素的数字信号输出完毕时，发出该第一触发信号至第二列级ADC使其将转换的N个数字信号并行输出至寄存器模块。本发明的CMOS图像传感器能够减小占用面积。

主权项

1.一种CMOS图像传感器，包括具有2N列的像素阵列，其特征在于，所述CMOS图像传感器还包括：列选择控制模块，与所述像素阵列相连，用于将所述像素阵列的列均分为第一组和第二组；模数转换模块，包括：第一列级ADC组，包括与所述像素阵列的第一组各列对应相连的N个第一列级ADC，用于并行读取选定的一行中所述第一组列的N个像素的模拟信号并转换为数字信号后并行输出；以及第二列级ADC组，包括与所述像素阵列的第二组各列对应相连的N个第二列级ADC，用于并行读取所述选定的一行中所述第二组列的N个像素的模拟信号并转换为数字信号，并根据第一触发信号并行输出；与所述第一列级ADC组及第二列级ADC组相连的寄存器模块，其包括与所述N个第一列级ADC及所述N个第二列级ADC对应相连的N个串连的移位寄存器，用于接收所述第一列级ADC组或所述第二列级ADC组输出的N个数字信号并将其串行输出；时序控制模块，与所述寄存器模块及模数转换模块相连，在所述寄存器模块将所述选定的一行中所述第一组列的像素的数字信号输出完毕时，发出所述第一触发信号至所述第二列级ADC组使其将转换的N个数字信号并行输出至所述寄存器模块；其中所述N个第一列级ADC根据第二触发信号并行读取所述选定的一行中所述第一组列的N个像素的模拟信号；所述N个第二列级ADC根据所述第二触发信号并行读取所述选定的一行中所述第二组列的N个像素的模拟信号；所述时序控制模块在第i行第一组列的像素的数字信号全部输出之前，发出所述第二触发信号至所述N个第一列级ADC使其并行读取第j行第一组列的像素的模拟信号；在第i行第二组列的像素的数字信号全部输出之前，发出所述第二触发信号至所述N个第二列级ADC使其并行读取第j行第二组列的像素的模拟信号，其中N为正整数；i，j为小于等于所述像素阵列行数的正整数且i不等于j。