[发明专利]高压静电保护结构

摘要

本发明公开了一种高压静电保护结构，包括一N型LDMOS置于一硅衬底上方的P型埋层内；多晶硅栅右侧有源区是LDMOS漏区，包括设置于P型埋层右侧上部的高压N阱和第一N+型扩散区，第一N+扩散区与多晶硅栅之间相隔一场氧化区，第一N+扩散区及该场氧化区均被高压N阱包围；多晶硅栅的左侧有源区是LDMOS的源区，包括设置于P型埋层右侧上部的高压P阱和N阱；部分第二N+扩散区和第一P+扩散区位于N阱上方，其余部分第二N+扩散区位于高压P阱上部，第二P+扩散区位于高压P阱上方；第一P+扩散区、第二P+扩散区和第二N+扩散区之间具有场氧化区；第一P+扩散区、第二P+扩散区和多晶硅栅引出并接接地，第一N+扩散区引出作为静电输入端。本发明提供一种不易触发闩锁效应的高压静电保护结构。

主权项

一种高压静电保护结构，其特征是，包括：一N型LDMOS，整体置于一硅衬底上方的P型埋层内；多晶硅栅的右侧有源区是所述LDMOS的漏区，包括：设置于P型埋层右侧上部的高压N阱，位于高压N阱上部的第一N+型扩散区，其中第一N+扩散区与多晶硅栅之间相隔有一场氧化区，第一N+扩散区及该场氧化区均被高压N阱包围；多晶硅栅的左侧有源区是所述LDMOS的源区，包括：设置于P型埋层左侧上部的高压P阱，位于高压P阱上部的N阱；部分第二N+扩散区和第一P+扩散区位于N阱上方，其余部分第二N+扩散区位于高压P阱上部，第二P+扩散区位于高压P阱上方；第一P+扩散区、第二P+扩散区和第二N+扩散区之间具有场氧化区；其中，第一P+扩散区和第二P+扩散区之间的场氧化区部分位于高压P阱上部，其余部分位于N阱上部，第一P+扩散区和第二N+扩散区之间的场氧化区位于N阱上部；第一P+扩散区、第二P+扩散区和多晶硅栅引出并接接地，第一N+扩散区引出作为静电输入端。