[发明专利]CMOS结构的形成方法有效

专利信息
申请号: 201310365882.7 申请日: 2013-08-20
公开(公告)号: CN104425373B 公开(公告)日: 2017-05-17
发明(设计)人: 李凤莲;倪景华 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238
代理公司: 北京集佳知识产权代理有限公司11227 代理人: 骆苏华
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种CMOS结构的形成方法,在对第一区域的栅极结构两侧的半导体衬底内形成应力材料层后,先形成牺牲层,并平坦化牺牲层、第一硬掩膜层和第二硬掩膜层,使得第一硬掩膜层和第二硬掩膜层表面齐平且厚度相等,后续在去除所述第一硬掩膜层和第二硬掩膜层时,不会因为第一硬掩膜层和第二硬掩膜层具有高度差而需要过刻蚀,避免会在第一区域的MOS晶体管的偏移侧墙底部对应位置的半导体衬底内造成损伤,且不会使得第一栅极结构和第二栅极结构的顶部边缘的折角变为圆角。
搜索关键词: cmos 结构 形成 方法
【主权项】:
一种CMOS结构的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括第一区域和第二区域,所述半导体衬底的第一区域表面具有第一栅极结构、位于第一栅极结构侧壁的第一侧墙和位于第一侧墙侧壁的第一偏移侧墙,所述第一栅极结构的顶部表面具有第一硬掩膜层,所述半导体衬底的第二区域表面具有第二栅极结构、位于第二栅极结构侧壁的第二侧墙和位于第二侧墙侧壁的第二偏移侧墙,所述第二栅极结构的顶部表面具有第二硬掩膜层;对第一区域的第一栅极结构两侧暴露出来的半导体衬底进行刻蚀,形成沟槽,并在所述沟槽内形成应力材料层;在所述半导体衬底表面形成表面平坦的牺牲层,所述牺牲层覆盖第一硬掩膜层、第二硬掩膜层表面;平坦化牺牲层、第一硬掩膜层和第二硬掩膜层,使得第一硬掩膜层和第二硬掩膜层表面齐平且厚度相等;去除剩余的牺牲层,并去除第一硬掩膜层、第二硬掩膜层、第一偏移侧墙和第二偏移侧墙;在半导体衬底表面、第一侧墙和第二侧墙侧壁表面、第一栅极结构和第二栅极结构的顶部表面形成应力刻蚀阻挡层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310365882.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top