[发明专利]高速加比选电路无效
| 申请号： | 201310376259.1 | 申请日： | 2013-08-26 |
| 公开（公告）号： | CN104124983A | 公开（公告）日： | 2014-10-29 |
| 发明（设计）人： | A·P·索科洛夫;P·A·潘塔列耶夫;E·E·葛桑诺夫;I·V·涅茨纳诺夫;Y·S·什图金 | 申请（专利权）人： | LSI公司 |
| 主分类号： | H03M13/41 | 分类号： | H03M13/41 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王田 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种高速加比选电路。在所描述实施例中，网格解码器包括：具有一组寄存器的存储器；以及加比选(ACS)模块，其包括：至少两个ACS层模块，该ACS层模块串联地耦合并被配置成在单时钟循环内形成具有进位分量的反馈环，其中所述ACS层模块包括由多个位和加法器表征的至少两个分支量度，所述多个位和加法器被配置成使用进位保留算术产生多个状态量度；以及多个多路复用器，所述多个多路复用器被配置成执行存储在存储器中的进位保留算术中的最大状态量度的选择并将其作为进位分量。另外披露了一种执行高速ACS操作的方法。 | ||
| 搜索关键词： | 高速 电路 | ||
【主权项】：
一种迭代地执行加比选(ACS)运算的方法，所述方法对于一次迭代包括：通过进位保留算法将至少两个状态量度提供给具有第一相应和分量的第一ACS层模块；通过所述第一ACS层模块在单时钟循环内响应第一组的至少两个相应分支量度以进位保留算术产生第一组的至少两个计算状态量度；将所述第一组的至少两个计算状态量度作用于具有第二相应求和与进位分量的第二ACS层模块；通过所述第二ACS层模块在所述时钟循环中响应第二组的至少两个相应分支量度和所述第一组的至少两个计算状态量度以进位保留算术产生第二组的至少两个计算状态量度；存储第二组的至少另外两个计算状态量度作为所述第二ACS层模块的进位分量；以及对下一迭代将所述第二组的至少两个计算状态量度提供给所述第一ACS层模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于LSI公司，未经LSI公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310376259.1/，转载请声明来源钻瓜专利网。
- 上一篇：通信电路、物理量测量装置、电子设备、通信方法
- 下一篇：一种钢管的热处理系统
- 同类专利
- 专利分类
