[发明专利]基于带隙基准的减小失调电压的运放电路结构

摘要

本发明涉及一种基于带隙基准的运放电路，整体电路是带米勒补偿的二级运放结构。此运放采用两种办法来减小失调电压，一是输入对管采用工作在亚阈值的NMOS管，二是电流镜负载采用过驱动电压较大的共源共栅PMOS管。为弥补一级电路在增益上的损失，二级电路的米勒补偿电阻采用PMOS管增大了等效阻值，米勒电容也是PMOS管以减小占用面积。此外尾电流使用对管反馈形式稳定一级共模输出电压，共源输出管增加一个PMOS的反馈管以稳定二级输出偏置电压。本运放结构优点是无需额外增加复杂电路来消除失调，而是利用运放本身管子工作的过驱动电压大小来从根本上减小失调电压。同时用多种手段保持运放的增益和稳定性不受太大影响。

主权项

基于带隙基准的减小失调电压的运放电路结构，其特征是，包括：由PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8构成的电流镜，PMOS管P5和PMOS管P6共栅极，并接第一偏置电压，PMOS管P7和PMOS管P8共栅极，并接第二偏置电压，PMOS管P5漏极接PMOS管P7源极，PMOS管P6漏极接PMOS管P8源极，PMOS管P7漏极接NMOS管N1漏极和NMOS管N3栅极，PMOS管P8漏极接NMOS管N2漏极、NMOS管N4栅极、PMOS管P10栅极、PMOS管P9漏极、PMOS管P9源极、NMOS管N13栅极，PMOS管P10源极漏极相连并连接PMOS管P9栅极、NMOS管N13漏极、PMOS管P11漏极、PMOS管P11栅极并作为运放的输出，PMOS管P11源极接PMOS管P12漏极，PMOS管P12栅极接所述第一偏置电压，NMOS管N1源极接NMOS管N3漏极，NMOS管N2源极接NMOS管N4漏极；所述PMOS管P5源极、PMOS管P6源极、PMOS管P12源极均接电源，NMOS管N3源极、NMOS管N4源极、NMOS管N13源极均接地；N2栅极为正相输入端，N1栅极为反相输入端。