[发明专利]高速接口的上拉终端电阻检测电路有效

专利信息
申请号: 201310409923.8 申请日: 2013-09-10
公开(公告)号: CN103475354A 公开(公告)日: 2013-12-25
发明(设计)人: 倪陈志;王洪魁;丁然 申请(专利权)人: 珠海全志科技股份有限公司
主分类号: H03K19/0175 分类号: H03K19/0175
代理公司: 广州华进联合专利商标代理有限公司 44224 代理人: 陈振;李双皓
地址: 519080 广*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种高速接口的上拉终端电阻检测电路,用于对高速接口的上拉终端电阻的检测,上拉终端电阻检测电路包括检测信号产生模块和输入模块,检测信号产生模块分别与上拉终端电阻和输入模块电连接,检测信号产生模块由使能信号控制,检测信号产生模块输出的检测信号输入至输入模块;当上拉终端电阻处于工作状态时,输入模块的输出信号为逻辑1;当上拉终端电阻处于闲置状态时,输入模块的输出信号为逻辑0。本发明的高速接口的上拉终端电阻检测电路,有效解决了当本地电源无效时,高速接口对本地电源的反灌电问题,使得晶体管不被损坏;在高速接口引入的负载电容最小,保证了高速接口的正常工作速度。
搜索关键词: 高速 接口 终端 电阻 检测 电路
【主权项】:
一种高速接口的上拉终端电阻检测电路,用于对高速接口的上拉终端电阻的检测,其特征在于:所述上拉终端电阻检测电路包括检测信号产生模块和输入模块;所述检测信号产生模块分别与所述上拉终端电阻和所述输入模块电连接;所述检测信号产生模块由使能信号控制,所述检测信号产生模块输出的检测信号输入至所述输入模块;当所述上拉终端电阻处于工作状态时,所述输入模块的输出信号为逻辑1;当所述上拉终端电阻处于闲置状态时,所述输入模块的输出信号为逻辑0。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海全志科技股份有限公司,未经珠海全志科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310409923.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top