[发明专利]形成互连结构的方法在审
| 申请号： | 201310412208.X | 申请日： | 2007-10-05 |
| 公开（公告）号： | CN103560107A | 公开（公告）日： | 2014-02-05 |
| 发明（设计）人： | 罗埃尔·达门 | 申请（专利权）人： | 英闻萨斯有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 李敬文 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在半导体器件中形成互连结构的方法，其中，在电介质层上沉积另一电介质层(66)之前，用诸如孔生材料之类的填充材料(64)填充在所述电介质层中限定的通孔(62)。在另一电介质层中形成沟槽(72)，其后去除在通孔中暴露出的填充材料。该方法提供了鲁棒的工艺，该工艺提供了改善的通孔和沟槽形状控制。 | ||
| 搜索关键词： | 形成 互连 结构 方法 | ||
【主权项】：
一种形成用于半导体器件的互连结构的方法，该方法包括：(a)沉积第一电介质层(56)；(b)使得第一电介质层形成图案以在第一电介质层中形成通孔(62)；(c)用填充材料(64)填充所述通孔，所述填充材料可相对于第一电介质层的材料选择性地被蚀刻；(d)在第一电介质层上沉积第二电介质层(66)，所述第一电介质层可相对于所述填充材料选择性地被蚀刻；(e)使得第二电介质层形成图案以在第二电介质层中形成限定了由所述互连结构提供的互连部分的沟槽(72)；(f)从所述通孔中去除由所述沟槽暴露出的填充材料；以及(g)沉积导电材料(76)以填充所述沟槽(72)和所述通孔(62)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英闻萨斯有限公司，未经英闻萨斯有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310412208.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于在衬底上沉积一个或者多个多晶硅层的方法
- 下一篇：改进型轴承钢
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
